従来、CPUコアは製造時のテストをパスすれば信頼できると考えられてきた。しかし、半導体の微細化が進み、CPUの構造が複雑化するにつれ、製造時には検出できない潜在的な欠陥が増えていることが明らかになってきた。これらの欠陥は使用中に顕在化し、静かにデータ破壊を引き起こす可能性がある。 正常なCPUがまれに計算エラーを起こす。厄介なことに、このエラーは多くの場合“サイレント”であり、誤った計算結果が唯一の症状となる。そのためエラーが発生したことに気付くのが非常に難しい。エラーが検出されずに後続の計算に影響を与え、被害が拡大するケースもある。 研究者らはこの問題を「計算実行エラー」（Computational Execution Errors、CEE）と呼んでいる。調査によると、大規模サーバ群では数千台に数個の割合でCEEが発生しているとのこと。これは単なるランダムなハードウェアエラーの増加ではな
更新履歴 ［記事初公開日: 2024/6/15 AM07:51］ ① Intelの新たな声明によると、CPUが不安定になる根本的な原因はeTVBの設定ミスではないそうです。当初、記事に「原因判明」と記していましたが、これは誤りでした。謹んでお詫びいたします。記事下部にIntelの声明を加筆するとともに、記事タイトルおよび内容を改訂いたしました。 ［2024/6/15 PM18:18］ ［New］ 事の発端Intelの第13世代Core 13000シリーズ(Raptor Lake)や第14世代Core 14000シリーズ(Raptor Lake Refresh)のK付きCPU (Core i9-13900KやCore i9-14900Kなど)を使用していると、数か月後くらいに突然不安定になって、ゲームがクラッシュしたり、「Out of video memory trying to alloc
本連載はHisa Ando氏による連載「コンピュータアーキテクチャ」の初掲載(2005年9月20日掲載)から第72回(2007年3月31日掲載)までの原稿を再掲載したものとなります。第73回以降、最新のものにつきましては、コチラにて、ご確認ください。 このような欠点を緩和する方式がフルアソシアティブとダイレクトマップの中間であるセットアソシアティブ(Set Associative)方式である。 図4 2wayセットアソシアティブキャッシュの構造 図4は2wayセットアソシアティブキャッシュの構造を示している。図2のダイレクトマップ方式との大きな違いは、メモリブロックの横方向のグループを格納することが出来るキャッシュのマスが2個に増加している点である。従って、命令が0ブロック、データがnブロックという前述の例でも、対応するキャッシュラインが2つあるので同時に格納でき、スラッシングは発生しない
この記事はx86-64の機械語を書けるようになるためのガイドとなることを目指します。読者はアセンブリー言語について既にある程度知っていることを想定します。 情報源 x86-64の機械語のオフィシャルなガイドはIntelのSoftware Developer ManualまたはAMDのAMD64 Architecture Programmer's Manualです。 Intel SDM: Intel® 64 and IA-32 Architectures Software Developer Manuals AMD64 Architecture Programmer's Manual, Volumes 1-5 このほか、Cから呼び出される関数を定義したり、Cの関数を呼び出すためには、呼び出し規約の知識も必要です。使用される呼び出し規約はOSに依存し、Unix系では主にSystem V ABI
Alder Lake以降のIntel CPUでは、P-coreとE-coreの2種類のコアが搭載されている。 P-coreは性能重視、E-coreは省電力重視という位置づけで、OSがうまくこれらのコアを使い分けることで、消費電力と性能の両立が図られている。 ここまでの話は広く知られているが、実際にどのようにしてOSに対してコアの使い分けをさせているのかの実装レベルでの解説は (少なくとも日本語では) ほぼ存在しないようなので調べてみた。 OSから見たP-coreとE-core OSの役割の一つとしてプロセススケジューリングがあり、どのプロセスをいつどれぐらいの期間どのCPUコアで実行するかを決める。OSができるだけ効率よくプロセスをスケジューリングするためには、CPUコアの性能や消費電力の違いを考慮したスケジューリングが必要になる。そこで、Intel CPUではOSに対して次の2つの情報を
"Locality is efficiency, Efficiency is power, Power is performance, Performance is King", Bill Dally マルチスレッディングとは？ CPUとGPUのマルチスレッディングの違いをブログにまとめていたけど例によって誰も興味なさそう— arutema47 (@arutema47) 2021年8月16日 つぶやいたら読みたい方が多そうだったので完成させました。 マルチスレッディングとはメモリ遅延を隠蔽しスループットを上げるハードウェアのテクニックです。 ただCPUとGPUで使われ方がかなり異なるため、その違いについて考えてみる記事です。 （SIMDについて並列プログラミングの観点から触れるべきでしたが、時間無いマルチスレッディングに注目するため初版では省きました。） 本記事について 本記事はCPUとG
Intelの第6世代Coreプロセッサー「Skylake」シリーズと第7世代Coreプロセッサー「Kaby Lake」シリーズのCPUに、ハイパースレッディング機能を使用するとシステムに予測不能なエラーを生じデータの破損や損失を起こす可能性を持つマイクロコードのバグがあると指摘されました。 [WARNING] Intel Skylake/Kaby Lake processors: broken hyper-threading https://lists.debian.org/debian-devel/2017/06/msg00308.html Intel's Skylake and Kaby Lake CPUs have nasty microcode bug • The Register https://www.theregister.co.uk/2017/06/25/intel_sky
スーパーコンピューター並のシステムすら構築できる強力なハードとソフトオープンソースで開発、誰でも99ドル(約7700円)から利用できるようにしよう、というプロジェクトが「Parallella」です。 Parallella: A Supercomputer For Everyone by Adapteva — Kickstarter 「今、私たちは1つのプロセッサーが1つのタスクを行うというシングルスレッドコンピューターを使っています。それはそれですごいことなのですが、処理頻度の限界やメモリーのボトルネックという問題に直面し、近年パフォーマンスの改善は望まれているレベルに達していません。この状況が続けば、過去30年間我々が経験してきた、毎年毎年コンピューターのパフォーマンスが向上するという状況は終わります。そして、その問題を解決するための答えがパラレルコンピューティングです」と語るのがこのプ
1
リリース、障害情報などのサービスのお知らせ
最新の人気エントリーの配信
j次のブックマーク
k前のブックマーク
lあとで読む
eコメント一覧を開く
oページを開く
