从门电路到数码管：手把手实现一个4位加法器显示系统
你有没有想过，计算器是怎么把两个数字相加并立刻显示结果的？在数字世界的底层，这一切都始于几个简单的逻辑门——与、或、非、异或。今天，我们就来亲手搭建一个完整的“微型计算器”：输入两个4位二进制数，自动完成加法运算，并将结果显示在七段数码管上。
这不是理论推导，也不是抽象建模，而是一次 从0到1的硬件实践之旅 。我们将用Verilog HDL在FPGA平台上实现整个系统，涵盖一位全加器设计、4位串行进位结构构建、BCD译码驱动，最终点亮数码管。无论你是数字电路初学者，还是想重温基础的老手，这篇文章都会带你走通每一步。
一位全加器：所有算术运算的起点
一切加法的根基，是一个小小的 一位全加器（Full Adder, FA） 。它不像半加器那样只处理两个输入，而是能同时接收：
- 两个操作数位
A和B - 来自低位的进位
Cin
然后输出：
- 当前位的和
S - 向高位传递的进位
Cout
这就像你在做竖式加法时，不仅要算出当前位的结果，还要记住是否要“进1”。
它是怎么工作的？
我们来看它的真值表：
| A | B | Cin | S | Cout |
|---|---|---|---|---|
| 0 | 0 | 0 | 0 | 0 |
| 0 | 0 | 1 | 1 | 0 |
| 0 | 1 | 0 | 1 | 0 |
| 0 | 1 | 1 | 0 | 1 |
| 1 | 0 | 0 | 1 | 0 |
| 1 | 0 | 1 | 0 | 1 |
| 1 | 1 | 0 | 0 | 1 |
| 1 | 1 | 1 | 1 | 1 < |
扫一扫
2万+
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
