1、VIVADO软件bit文件和bin文件烧写方法

本文详细介绍了使用VIVADO软件对FPGA开发板进行bit和bin文件烧写的四种不同情况,包括从编译工程生成文件到利用VIVADO烧写已有文件的步骤。

摘要生成于 C知道 ,由 DeepSeek-R1 满血版支持, 前往体验 >

说明:bit文件和bin文件的烧写分如下4种不同的情况,这里你只需看自己对应的情况即可。

情况1:由VIVADO编译工程生成bit文件并烧写

情况2:有直接获得的bit文件,只需借助VIVADO软件将其烧写到开发板

情况3:由VIVADO编译工程生成bin文件并烧写

情况4:有直接获得的bin文件,只需借助VIVADO软件将其烧写到开发板

情况1:由VIVADO编译工程生成bit文件并烧写
bit流文件是下载到FPGA内部用于执行的文件,其具有掉电后丢失的特性,非常适合学习和调试工程。
1.比特流文件的生成
生成bit流文件的前提条件是工程源码分析和综合无误,对应管脚已绑定。
如果具备以上条件,如图所示,在 Flow Navigator 窗口下找到 Program and Debug 选项并展开。单击Generate Bitstream 选项,开始生成比特流文件。

9620238bcd46473eb65a72d2762d288d.png

2.比特流文件生成后,会出现如图所示的 Bitstream Generation Completed 对话框,      选择 Open Hardware Manager 选项。单击 OK 按钮。
4623e26e99e940d2a9f3155b9e344f7f.png
3.在图中,Open Hardware Manager 变为 Hardware Manager;如果没有,则单击     Open Hardware Manager打开Hardware Manager。Vivado上方出现Hardware    Manager界面,如图所示。

f30222b0b24847048f3a63de13bce335.png

4.在Hardware Manager 界面中,单击 Auto Connect 连接设备。如果Auto Connect无法连接,则需要检查开发板是否上电或驱动是否安装成功,方法可以参阅软件安装的驱动安装相关内容。

56025dc07b9b42518e9c770c8a4b112f.png

5. 在Hardware Manager 界面下出现选中的设备,如图所示。

dda10c0decfa4130924b75f4b331da0c.png

6.在Hardware Manager 界面中找到并右键单击 xc7a35t_0(0),在浮动菜单中单击       Program Device…选项。


d27103b5a4d74a82a928b26912b19b12.png

7.如图所示,出现 Program Device 对话框。默认情况下比特流文件会自动选   中,如果没有单击“…”按钮,找到并选中 led_flash.bit 文件。在 Program Device 对 话框中单击 Program 按钮,开始下载。

d5c497cc111f4b9db8b32d156f48d1f0.png

8.至此,我们便完成了 Vivado 工具bit流文件下载。


 

情况2:有直接获得的bit文件,只需借助VIVADO软件将其烧写到开发板
1、双击VIVADO软件,在菜单栏左侧界面Task栏下方点击Open Hardware Manager,进入bit文件烧写界面。

d4640f4ac9c14f0b920042c2335fddc8.png

2、  程序运行一阵后,弹出硬件管理界面,我们点击Open target——>AutoConnect;

3a105bf9e2174ceaa4fd43ef48254377.png

3、  如果开发板上电成功,会显示搜索到的器件列表,否则有可能驱动未安装成功:

02244686524a427c824fa7d152c0d3cd.png

4、  如果开发板没有上电成功:会显示找不到硬件的提示:

227bca5fa96242bdba28943b535f17ae.png

5、  此时,bit文件选择项是没有文件路径的,这时候我们点击...方框,找到文件存放的非中文路径,即可选择好文件路径。如果有VIO或ILA的项目工程,则在第二行选择路径下LTX后缀的文件。然后点击program同时进行bit文件和LTX文件烧写。

a720a034087540bd9925e02a60ce8ab1.png

情况3:由VIVADO编译工程生成bin文件并烧写
烧写bin文件的目的,是采用bin文件烧写的方式,将程序烧写到片外flash上,使用烧写bin文件的方式,在烧写完成后即使FPGA掉电,程序也不会丢失。而我们烧写bit文件,是将程序存储在FPGA片上,当FPGA掉电以后,程序就丢失了。
那么,如何进行相关操作呢?
1、在设置里面按照下图勾选-bin_file*,点击确定后,再重新生成一次bit文件,这个时候就会在生成bit文件的同时也会生成bin文件。

39c9030c9e834a908f8d30334e0aed62.png

2、我们再次打开Hardware Manager 界面如下选择。
4f0d14e1c9874b698cd1f3d7035861cd.png

3、弹出界面按照如下来选择(具体是根据开发板上的flash来选的)
dd66a64d8c3d45968434d2fc223a7cb3.png

4、如果烧写时候报如下提示,则说明您手头的板卡使用的是其他型号的Flash配置器件,此时只需要删掉添加好的配置器件,并重新添加报错提示的检测到的Flash芯片型号即可。

d7f3c436e5c741c798e965021ea3885c.png

5、选完了后会弹出如下界面,我们按照下面来定位到我们的bin文件,点击OK就可以了。

1781d0cf0e2a4176b532ca4921ad285e.png

6、如果已经对flash进行了选择,却因种种原因关掉了bin程序烧录的的上述界面,则我们可以进行如下选择:
首先,根据以后需求选择对话框选项:

a349b4144556449baaa511443583140d.png

7、然后,我们可以按如下对话框选择,重新进入bin文件烧录的界面。

75742cff2b8b4db9ad4cdf16d30c04cf.png

注意:在bin文件烧写完后,切记,一定需要将下载器的灰色排线拔掉,再上电后,才能观察到现象!
bin文件烧写完成后,如果想擦去已经烧写进flash的程序,则我们在烧写页面只选择擦除即可(烧写页面默认会选择program和verify项,如果是擦除操作取消前面的勾):

860d9548e1154bb78c0bfed754262b2a.png

从作用来看,烧写bin文件这种方式适合于已经开发成熟的代码固化,批量生产等,而在我们的培训教程中,我们更多的,还是采用烧写bit文件的模式,这样,在板级验证后,只需要断电,程序就自动消失,便于下次测试。

情况4:有直接获得的bin文件,只需借助VIVADO软件将其烧写到开发板
1、双击VIVADO软件,在菜单栏左侧界面Task栏下方点击Open Hardware Manager,进入bit文件烧写界面。
82455901eb0f4bb4a840be7e0c967bc8.png

2、程序运行一阵后,弹出硬件管理界面,我们点击Open target——>AutoConnect;
84a56879621c44d499d71cca978cc46d.png

3、如果开发板上电成功,会显示搜索到的器件列表,否则有可能驱动未安装成功:
31d46458045643418430f27dde2298da.png

4、如果开发板没有上电成功:会显示找不到硬件的提示:
3d03e59010b24edeb43559111a883a64.png

5、我们再次打开Hardware Manager 界面使用鼠标右键作如下选择。
6fb3dd9c2f554db5bced1233a770e044.png

6、弹出界面按照如下来选择(具体是根据开发板上的flash来选的)
0860f115b15f4ceb9dfedf583175ced5.png

7、如果烧写时候报如下提示,则说明您手头的板卡使用的是其他型号的Flash配置器件,此时只需要删掉添加好的配置器件,并重新添加报错提示的检测到的Flash芯片型号即可。

1215b4f45bea42eeb58d4953f447c001.png

8、选完了后会弹出如下界面,我们按照下面来定位到我们的bin文件,点击OK就可以了。
bin文件烧写完成后,如果想擦去已经烧写进flash的程序,则我们在烧写页面只选择擦除即可(烧写页面默认会选择program和verify项,如果是擦除操作取消前面的勾):

 cf653de0e5e844ff8127ace7066264e3.png

bin文件烧写完成后,如果想擦去已经烧写进flash的程序,则我们在烧写页面只选择擦除即可(烧写页面默认会选择program和verify项,如果是擦除操作取消前面的勾):
ab1e44d6095c4ffbbf41db2218d3e3d4.png

 1fdd02a4ee504c098b5c308493c78503.png

要生成比特流文件,可以在Xilinx Vivado中按照以下步骤进行操作: 1. 首先,创建一个新的工程并添加所需的文件。这些文件可以是设计文件、约束文件、IP核等。 2. 在完成设计约束后,进行综合实现。综合将设计文件转换为门级网表,而实现则将门级网表映射到目标FPGA设备上。这些步骤可以确保设计在FPGA上正确实现。 3. 在实现完成后,需要进行管脚约束。通过约束文件,指定各个信号在FPGA芯片上的引脚位置,以确保设计的正常工作。 4. 接下来就是生成比特流文件。比特流文件是将设计编译成FPGA所需的二进制文件,类似于编程中的可执行文件。你可以通过点击菜单中的"Program and Debug",然后选择"Generate Bitstream"来执行这个操作。 5. 生成比特流文件后,你可以将它下载到目标开发板上进行硬件验证。这一步通常需要使用工具或者开发板自带的下载接口。 综上所述,vivado生成比特流文件的步骤包括创建工程、添加文件、综合、实现、管脚约束,然后通过"Program and Debug"菜单生成比特流文件,并将其下载到开发板上进行硬件验证。<span class="em">1</span><span class="em">2</span><span class="em">3</span> #### 引用[.reference_title] - *1* *2* *3* [xilinx Vivado的使用详细介绍(2):创建工程、添加文件、综合、实现、管脚约束、产生比特流文件程序...](https://blog.csdn.net/CLL_caicai/article/details/105276443)[target="_blank" data-report-click={"spm":"1018.2226.3001.9630","extra":{"utm_source":"vip_chatgpt_common_search_pc_result","utm_medium":"distribute.pc_search_result.none-task-cask-2~all~insert_cask~default-1-null.142^v93^chatsearchT3_1"}}] [.reference_item style="max-width: 100%"] [ .reference_list ]
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

BinaryStarXin

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付:¥1
获取中
扫码支付

您的余额不足,请更换扫码支付或充值

打赏作者

实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值