C波段全集成GaN MMIC Doherty功率放大器设计

摘要：采用0.25 μm氮化镓高电子迁移率晶体管（GaN HEMT）工艺设计了一种全集成单片微波集成电路 （MMIC）多尔蒂（Doherty）功率放大器（DPA）。采用了新型的拓扑结构，去除了传统DPA中主路放大器的阻抗变 换器以及两路合成后的阻抗转换器，直接在主路输出匹配网络（OMN）中实现饱和点和回退点的阻抗的转换，采 取适当的阻抗，与传统电路相比，降低了阻抗转换率，拓宽了频带。此外功率分配器也采用了新颖的拓扑结构， 减少了元器件的使用，并且在DPA的匹配网络中使用集总电感的电容降低版图的面积。设计了一款工作在4.6~ 5.4 GHz的Doherty类功放，版图后仿真结果显示，饱和输出功率为40 dBm，饱和点漏极效率DE为58.9%~61.3%， 6 dB回退点的漏极效率为38.3%~45%，增益为8.4~11.3 dB，版图面积为2.4 mm×1.1 mm。

关键词：多尔蒂；氮化镓高电子迁移率晶体管；单片微波集成电路；漏极效率

0 引 言

        随着无线通信领域新兴技术的发展，人们对 数据传输速度的需求迅速提升，给诸如第五代移 动通信系统（5G）带来了许多挑战［1⁃2］ 。许多新的波 段，包括毫米波和 6 GHz 以下的波段，特别是 C 波 段，分配给 5G 通信来满足高数据传输速度的要 求。因此，需要采用大规模多输入输出技术来提 高频谱效率。同时，功率放大器（PA）的数量通常也达到 64 或 128 个。因此，大大降低了单位功率 放大器的功率要求。此外，单位 PA小型化来确保 系统保持合理的尺寸［3］ 。基于高功率密度和高效 率的 GaN 技术的单片微波集成电路（MMIC）在这 些应用中非常有前景。

        具有大峰值平均功率比（PAPR）的频谱高效 调制技术用来提高 5G 网络速度，这对功率放大器 的功率回退效率（PBO）提出了严格的要求。因为 功率放大器的平均效率主要由其回退时的性能决 定。Doherty类功率放大器（DPA）是目前提高回退效率最常用的结构［4］ 。目前科研人员已经报道了 许多类型的 DPAs［5⁃15］ 。文献［10］和［11］中的 DPA 设计实现了大带宽，但是放大器的增益和输出功 率相对较低。文献［12］设计了三路的DPA可以实 现在大回退时的高效率，但是比传统设计多一路 的DPA意味着有更大的功率损耗和版图面积。文 献［13］和［14］设计的用于 5G 通信的 DPA 展现了 卓越的性能，但是饱和功率低于10 W，只在窄带下 实现了高回退效率。在文献［15］中，通过调制主路 和辅路晶体管的输出网络维持低的阻抗转换比来 达到拓宽频带的目的。然而，因为漏极偏置电感是 使用键合线实现的，所以这个DPA不是全集成的。

        本文采用了一种新型的电路拓扑结构，去除 了主路分支和两路合成后的后匹配网络阻抗转换 网络。同时采用新型的功率分配器电路，达到了 降低版图面积的目的，同时降低主路的阻抗转换 比来达到拓宽频带的目的。设计了一款 C 波段高 效率、高增益的 GaN MMIC Doherty 功率放大器。 采用大尺寸晶体管来满足输出功率大于 10 W，这 会在一定程度上减小功率增益。

1 Doherty类功率放大器基本原理

1.1 Doherty类功率放大器拓扑结构

        1936 年 W. H. Doherty 提出了 Doherty 功率放 大器的结构［16］ 。Doherty类传统电路拓扑结构如图 1（a）所示，输入信号通过功率分配器分成两路，分 别通过主路放大器（载波放大器）和辅助放大器 （峰值放大器），最后合并成一路输出。根据设计 需求不同，功率分配器可以采用等分和不等分功 率输出，主路和辅助功率放大器也可以采用不同 尺寸晶体管进行设计。 通常主路晶体管工作在 AB类，辅路晶体管工 作在 C类工作状态。在图 1（a）中主路放大器经过 输出匹配后经过90°（λ/4，λ为波长）阻抗变换器，之 后两路合路后再经过一段 90°的阻抗变换器将阻 抗变换为常用的 50 Ω。阻抗变换器的公式由式 （1）给出，其中ZA为A点的低阻抗，ZB为B点的低阻 抗，最后计算结果如图 1（a）所示，A 点低阻抗为 100 Ω，B 点低阻抗为 25 Ω，所以，阻抗转换器的阻 抗转换比为100∶25 = 4∶1。

        图1（a）中的两段50 Ω和35.4 Ω的阻抗变换线 是将输出阻抗匹配到50 Ω。图1（b）为本次设计所 采用的新型 Doherty 功率放大器拓扑结构，可以直 接将输出阻抗匹配到 50 Ω，因此可以去除主路放 大器中的阻抗变换器和两路合路之后的阻抗变换 器，这样减少了电路设计中的组件，可以减小版图 的面积，同时，因为在输出匹配中加入了负载调制 的功能，所以，输出匹配电路的设计成为重点。

        在 Doherty 类功率放大器中，主要有两种工作 模式：一种是只有主放大器工作的回退状态，另外 一种是主放大器（MA）和辅助放大器（AA）共同工 作的饱和状态。在这里，我们定义“低阻抗”（只有 MA工作）和“高阻抗”（MA和AA共同工作）。 MA 和 AA 的输出功率在“高阻抗”可以定 义［17］ 为

1.2 新型功率分配器的设计

         图 2（a）为传统传输线形式的功率分配器的拓 扑图，图中的值由下列公式给出。 首先假设输出端口 2 和输出端口 3 的输出功 率分别为P2和P3。则定义K值为

        传输线可以转化成电感和电容组成的图2（b） 中的 π 型网络，并且在 C 波段的传输线（Z 和 θ 确 定）的版图面积大于其所转化的 π 型网络的版图 面积。所以我们采用图2（b）中的转换网络（ω为角 频率）将传输线转换为 π 型网络。其中参数由下 式给出：

        经过上述公式计算，可以得出图 3（a）中的集 总参数的功率分配器，这样可以减小因传输线带 来的版图面积过大的问题，同时图 3（a）中因为存 在较多电感元件，所以本设计采取图 3（b）新型等 功率输出功分器，参数求解由下式给出［18］ ：

采用的图3（b）的新型输出网络可以减小版图 的面积，其中 f0为频率。本次设计的 Doherty 类功 放的中心频率为 5 GHz。根据图 3（b）的拓扑结构 和公式（11）~（13）计算得到 L2=1.59 nH，C2=0.64 pF，R2=50 Ω。

2 Doherty类功率放大器的电路设计

2.1 输出匹配电路的设计

        根据第1节的分析，进行输出匹配的设计。图4 为新型输出匹配电路的设计，包括主路输出网络 （OMN main），辅路输出网络（OMN aux），辅助放大 器的补偿电感 L7。本文设计的是 6 dB回退功率放 大器，由公式（3）求得 α=1，同时由公式（4）~（5）求 得饱和时主路和辅路的输出阻抗为100 Ω，此时两 路并联阻抗为 50 Ω，主路放大器在回退时输出阻 抗为 50 Ω。很明显，该匹配网络的阻抗转换率为 100∶50=2∶1，与传统结构 DPA 的 4∶1 的转换率相 比，具有频带宽和低插入损耗的优点。补偿电感L7 使得低输入功率时的辅助放大器处于开路状态，

确保此时只有主路放大器工作。

2.2 输入匹配电路的设计

        图5为输入匹配网络设计，包括主路输入匹配 网络、辅路输入匹配网络和相位补偿网络。值得 注意的是，在输入网络设计中没有加稳定性网络， 这是因为在电路设计最终网络中，整体电路在全 频带内达到了稳定状态。相位补偿电路的作用是 将主辅电路调节到相同的相位，减少电路因不同 相位而导致损耗。

2.3 Doherty类功率放大器的整体设计

        Doherty 功率放大器的整体电路原理图如图 6 所示。本文采用 0.25 μm GaN HEMT工艺，通过安 捷伦的先进设计系统（Advanced Design System）进

        行仿真。主放大器采用 6×300 μm 晶体管，辅助放 大器采用 10×300 μm 晶体管。为了减小版图尺 寸，实现小型化的目的，采取集成电感和电容来设 计电路，避免大量使用传输线导致版图面积的增 大。值得注意的是，为了保证漏极电路能通过足 够大的电流，电感 L2和 L7要转换为传输线，传输线 的宽度所通过的电流一般为漏极通过静态电流的 两倍。

        主路和辅助电路栅极电压分别为-2.1 V和-5 V， 确保主路和辅路分别工作在 AB 类和 C 类模式，辅 助支路电压的选取要保证在主路功率回退 3 dB （整体DPA回退6 dB）时辅助支路刚好开启。辅助 电路开启得过早或者过晚，都会影响整体的电路 性能。主路和辅路的漏极电压为 28 V，同时在栅 极和漏极电源处添加隔直电容 Cb，来减少电源带 来的杂波影响。

3 仿真结果和分析

        Doherty类功率放大器电路原理图设计完成后 进行版图的设计，进而进行版图后仿真。Doherty 类功率放大器的芯片版图如图 7 所示，其面积为 2.4 mm×1.1 mm。

        图8为 DPA的 S参数版图后仿真结果，在 4.6~ 5.4 GHz 的 800 MHz 带宽内，小信号增益高于 8.2 dB，输入回波损耗优于-10 dB。 Doherty 类功率放大器的增益和漏极效率 DE 版图后仿真结果分别如图 9和图 10所示。图中显 示了 DPA 的饱和输出功率为 40 dBm，在 4.6~5.4 GHz 带宽内，饱和时的漏极效率（DE）为 58.9%~ 61.3%，6 dB 回退后的漏极效率为 38.3%~45.1%， 增益为8.4~11.3 dB。

表 1给出本文设计的 Doherty类功率放大器与 同类型功放的参数对比，我们定义了 FOM 来评价 功放的整体性能。与其他文献相比，本设计的版 图面积具有较大优势，具有较高的功率密度，这对 于芯片的小型化至关重要。 4 结束语 随着信息化时代的到来，越来越多的便携式 设备得到了广泛的应用。功率放大器作为便携式 设备的重要组成部分，其性能和尺寸成为重要的

        指标。本文采用新型的Doherty类拓扑结构和功分 器架构以及较小的阻抗转换比设计了一款工作在 4.6~5.4 GHz的新型 Doherty类功率放大器，同时验 证了理论的可行性。设计的功放在相近的性能下 具有更小的尺寸，更适用于便携式设备的应用。