MIPI使用指南

Joney Feng

已于 2025-06-13 17:47:38 修改

阅读量936

点赞数 15

文章标签：网络单片机 stm32 嵌入式硬件嵌入式实时数据库物联网

于 2025-06-11 11:21:03 首次发布

本文链接：https://blog.csdn.net/ADICDFHL/article/details/148581409

版权

简介

MIPI的全称是Mobile Industry Processor Interface(移动行业处理器接口)，本文描述的MIPI接口特指物理层使用D-PHY传输规范，协议使用CSI-2的通信接口。

MIPI_RX通过低压差分信号接收原始视频数据，将接收到的串行差分信号（serial differential signal）转化为DC(Digtial Camera)时序后传递给下一级模块VICAP(Video Capture)

MIPI_RX支持MIPI D-PHY、LVDS(Low-Voltage Differential Signal)、HiSPi（High-Speed Serial Pixel Interface）等串行视频输入，同时兼容DC视频接口。

MIPI_TX接口的应用层支持MIPI DSI、MIPI CSI-2协议的发送，物理层支持MIPI D-PHY-V1.2串行输出。

The Display Serial Interface(DSI)接口是移动行业处理器接口联盟（Mobile Indusry Processor Interface alliance,MIPI联盟）定义的一种串行接口，主要用于处理器和显示器之间的连接。Camera Serial Interface 2(CSI-2)是MIPI联盟定义的另一种高速接口，主要用于图像采集模块和处理器模块之间的连接。

重要概念

LVDS的全称是Low Voltage differential Signaling(低压差分信号)，通过同步码区分消隐区和有效数据。

Lane:用于链接发送端和接收端的一对高速差分线，既可以是时钟Lane,也可以是数据lane。

MIPI接口使用CSI-2里面的短包进行同步，LVDS使用有效数据分有效数据和消隐区。LVDS有两种同步方式：

--->使用SOF/EOF表示帧起始和结束，使用SOL/EOL表示行的起始和结束，同步方式如下：

使用SAV(invalid) EAV(invalid)表示消隐区的无效数据开始和结束，使用SAV(valid)EAV（valid)表示有效数据的开始和结束。

每个同步码由4个字段组成，每个字段的位宽与像素数据位宽保持一致。前3个字段为固定基准码字，第4个字段由sensor厂家确定。

由于不同的sensor可能会有不同的同步码，所以需要根据sensor配置同步码，同步方式如下：

DOL的全称是Digiyal Overlap,指SONY的WDR功能。

MIPI_RX是一个支持多种差分视频输入接口的采集单元，通过combo-PHY接收MIPI/LVDS/sub-LVDS/HiSPi/DC接口的数据，通过不同的功能模式配置，MIPI_RX可以支持多种速度和分辨率的数据传输需求，支持多种外部输入设备。最大支持Lane个数如下：

MIPI_RX能同时对接多个sensor，最多对接sensor的数目如表1-2所示

MIPI_RX最大能同时对接不同数量的sensor,每个sensor需要的lane也不尽相同。因此用户需要确定MIPI_RX的LANE分布模式。

API参考，MIPI_RX提供对接sensor时序的功能。提供ioct接口，可用命令如下：

OT_MIPI_SET_DEV_ATTR：设置MIPI设备属性

OT_MIPI_SET_HS_MODE:设置MIPI_RX的Lane分布

OT_MIPI_SET_PHY_CMVMODE:设置共模电压模式

OT_MIPI_RSET_SENSOR:复位sensor

MIPI:Mobile Industry Processor Interface,由MIPI联盟开发，是一种高性能低功耗、低成本的串行通信接口，目的是把设备内部的接口如摄像头、显示屏接口、射频/基带接口等标准化，从而减少设备设计的复杂程度和增加设计灵活性。统一接口的好处是厂商可以根据需要灵活选择不同的芯片和模组，更改设计和功能非常的快捷方便，MIPI主要用于移动设备和嵌入式设备中。

MIPI Alliance即移动产业处理器接口联盟（Mobile Industry Processor Interface,简称MIPI），于2003年由ARM,Nokia,ST,TI等公司成立的为移动处理器指定的开放标准和一个规范，目前MIPI应用最广泛的是MIPI D-PHY和MIPI C-PHY两组协议簇，C-PHY中的许多模块借鉴于D-PHY，两种标准的接口可共用引脚实现双模。

MIPI接口具有什么优势？

高速数据传输：MIPI接口支持高速数据传输，最高可达数Gbps，满足移动设备对高分辨率、高刷频率显示的需求。
低功耗：MIPI接口采用低电压信号，降低功耗，延长移动设备的续航时间。
灵活性：MIPI接口支持多种数据通道和时钟频率，可以根据不同的应用场景进行配置。
兼容性：MIPI接口具有很好的兼容性，可以支持多种类型的显示设备和摄像头设备。

MIPI有哪些接口协议？

MIPI DSI（Display Serial Interface）:用于连接显示屏和处理器，提供高带宽的串行数据传输，主要用于手机、平板电脑等移动设备的显示屏。
MIPI CSI(Camera Serial Interface):用于连接摄像头模块和处理器，支持高带宽的数据传输，常用于移动设备的摄像头。
MIPI I3C:用于低速的控制和通信，取代传统的I2C接口，提供更高的带宽和更低的功耗。
MIPI D-PHY:定义了数据传输的物理层，主要用于DSI和CSI接口

CSI(Camera Serial Interface)协议分三层

应用层（Application Layer），主要描述了上层数据流中的数据编码和解析.CSI-2规范中规定了像素数据到字节的映射(Mapping of pixel values to bytes)
协议层（Protocol Layer）,包含了几个不同的子层，每个子层都有各自明确的职责。主要包括，像素、字节打包、解包层（Pixel/Byte Packing/Unpacking Layer）,Low Level Protocol Layer(LLP)、通道管理（LaneManagement）层。
物理层(PHY Layer)，定义了传输介质(electrical conductors,导体)，输入/输出电路信号的电器特征(electriaclparameters)和时钟机制（时序）。即如何从串行位流(Bit Stream)中获取“0”和“1”信号。规范中的这一部分记录了传输介质的特性，并依据时钟和数据通道之间发信号和产生时钟的关系规定了电学参数。

CSI(Camera Serial Interface)分为CSI2和CSI3。他们的组成如下图：

DSI全称(Display Serial Interface，显示串行接口)，主要用于显示模块的一个接口，它基于MIPI协议而产生，基于MIPI协议的还有CSI(Camera serial Interface，Camera串行接口), DBI(Display bus interface，显示总线接口)，DPI(Display pixel interface，显示像素接口)。相对于一般的RGB接口，DSI有成本低，高速率的优势。

DSI分四层，对应D-PHY、DSI、DCS规范、分层结构如下：

PHY定义了传输媒介，输入/输出电路和时钟与信号机制

Lane Management层：发送和收集数据流到每条lane

Low Level Protocol层：定义了如何组帧和解帧以及错误检测等

Application层：描述高层编码和解析数据流

DSI的模式

Command Mode

Video Mode

Video mode表示无论当前显示是否有数据更新， DSI host端一直送数据给panel显示

Command mode表示只要当前数据画面有变化，DSI host端才送数据给panel显示。

MIPI接口的引脚

MIPI接口作为移动设备中的通用接口，为连接摄像头、显示器、传感器等设备提供了更多的选择和灵活性。在MIPI接口中，D-PHY和C-PHY是主要的接口协议，他们有不同的引脚定义和功能，如时钟信号、高速/低速数据线等。除此之外，MIPI CSI-2、MIPIDSI、MIPIRFFE、MIPI 13C等协议也在不断地发展和更新中，为移动设备提供更多的技术优化。

MIPI接口引脚定义

在MIPI接口中，具有不同功能的引脚有不同的标签和定义，以下是MIPI接口中常见的引脚定义：

D-PHY是MIPI总线的物理层，用于在发送和接收设备之间传输数据。D-PHY总共有19根线，其中16根线是数据传输线。下面是D-PHY接口中的引脚定义：

CLOCK:时钟信号，用于同步序列和反序列化的数据

HS-Data0~15:高速数据线，可传输16位高速数据。正常情况下，只是用其中几条高速数据线。

LP-Data0~2：低功耗数据线，可传输1到3位的低速数据

Lane 0~3:高速和低速数据线的组合，每组包括1条高速数据线和2条低速数据线。

USPS CLK:Ultra Low Power State时钟信号，用于设备进入低功耗状态

ULPS DATA:Ultra Low Power State数据线

2.C-PHY接口定义

C-PHY是MIPI总线的新一代接口，支持更高的数据传输速率和更节能的设计。与D-PHY不同，C-PHY一共有22个引脚，其中4个是时钟引脚。下面是C-PHY接口的引脚定义：

CLKIN:输入时钟，用于指定时序。通常采用LVCMOS电平

CLKOUT:输出时钟，用于接收设备对齐数据

Lane 0+、Lane 0-、Lane 1+、Lane 1-、Lane2+、 Lane 2-、Lane 3+、 Lane 3-:高速串行数据总线。

ANA OUTP：表示输出端为模拟信号

ANA OUTN: 表示输出端为模拟信号

ANA INP：表示输入端为模拟信号

ANA INN: 表示输入端为模拟信号

REG OUT: 用于根据硬件内存检查中的读或写信号进行寄存器读取/写入

REG IN：用于根据硬件内存检查中的读或写信号进行寄存器读取/写入

LPDTI:低速数据传输接口

LPDTI 1P5V: 低速数据传输接口1.5V电压级别

LPDTI GND:地线

ULPMIPI CLK:用于设备进入Ultra Low Power Mode的时钟信号

ULPMIPI DATA:用于设备进入Uitra Low Power Mode的数据信号

而MIPI技术是分层的包括物理层、协议层和应用层，相同的PHY物理层可以承接不同的协议。

MIPI应用最为成熟的两个MIPI接口如下，其协议层分别是CSI-2、DSI/DSI-2

摄像头接口：CSI(Camera Serial Interface)

显示接口：DSI(Display Serial Interface)

CSI-2、DSI/DSI-2的物理层(Phy Layer)由专门的WorkGrop负责制定，其目前采用的物理层标准是D-PHY和C-PHY。

D-PHY实现了Camera/Display(摄像头/显示屏)与AP(应用处理器)之间的互连，具备高速，低功耗、低成本的特点，不仅适合移动应用，也适合IoT。D-PHY提供了从间源同步MIPI接口，包含1对单向差分时钟，支持SSC、1~4对单向或双向差分数据线。数据传输采用DDR方式，即在时钟的上下沿都有数据传输。

D-PHY的物理层支持高速HS(High Speed)和低功率LP(Low Power)两种工作模式

HS（High Speed）采用低压差分信号，有端接，可以传输很高的数据速率（数据速率为80M~1.5Gbps/without skew cal、1.5Gbps~2.5Gbps/with deskew cal、2.5G~9G/with equalization）

LP(Low Power)模式下采用单端信号，未端接、数据速率很低(<=10Mbps)，但是相应的功耗也很低、考虑EMI、产生的信号slew-rate及驱动电流受到限制，可选支持的交替低功耗模式采用有端接的低压差分信号。数据速率最多前向4Mbps，反向最低1Mbps，最高与HS速率保持一致。

高速HS和低功率LP两种模式的结合保证了MIPI总线在需要传输大量数据（如图像）时可以高速传输，而在不需要大数据量传输时又能减少功耗。

MIPI通信架构包含发送（通常是master）、接收（通常是slave）及互联通道。
MIPI芯片通道类型包括时钟通道、单向数据通道以及双向数据通道。收发通道模块包括线路接口、控制/接口逻辑及协议接口。控制/接口逻辑可实现Escape mode encode这与LP-TX相关、HS-Deskew、Sequences这与HS-TX相关、HS-RX可以实现数据采集，HS-Deskew，LP-RX可实现控制模式下的解码与Escape模式下的解码，LP-CD用于双向数据通道可实现冲突/竞争检测。
TLIS传输线互联架构支持不同传输“距离”，如下展示了不同速率插损模板，在1.5Gbps~4.5Gbps速率是默认支持Standard Reference channel,可选择long reference channel;