半导体物理第二章半导体中的杂质和缺陷能级

本文链接：https://blog.csdn.net/Cherylzzx/article/details/103638083

本文探讨半导体中的杂质和缺陷能级对材料物理性质的影响。杂质分为间隙式和替位式，如施主杂质能级和受主杂质能级，影响半导体的导电性。深能级杂质可能导致载流子复合中心，而三五族化合物中的等电子陷阱能级在发光器件中有重要应用。缺陷如弗兰克尔缺陷和肖特基缺陷也会引入新的能级，影响半导体性能。

摘要生成于 C知道，由 DeepSeek-R1 满血版支持，前往体验 >

半导体物理第二章半导体中的杂质和缺陷能级

为什么要研究杂质和缺陷能级啊？第一是因为这事客观存在的：因为现实中有一些偏离理想的复杂情况，首先，原子自己不是静止的，不是在严格的周期性晶格的格点位置就不动了，而是在平衡位置上会发生振动；其次，杂质是必然存在的，再次，实际晶格结构并不是完整无缺的，存在着各种形式的缺陷。晶格中原子周期性排列被破坏，形成缺陷。点缺陷，线缺陷，面缺陷。第二是因为它们会对半导体材料的物理和化学性质产生决定性的影响。从微观上来讲，他们会在禁带中引入允许电子具有的能量状态（能级）。

2.1硅锗晶体中的杂质能级

杂质在晶体中的位置以金刚石结构为例，一个原胞内部原子所占晶胞的体积为34% ，剩下的都是空隙，说明有很多间隙位置，客观上有条件。间隙位置也有两种，一种是四面体间隙，一种是六角形间隙。杂质原子一般有两种存在方式：一种是间隙式杂质，一种是替位式杂质。间隙杂质要求原子比较小，替位杂质要求原子的大小和晶格原子比较接近。

施主杂质、施主能级：以p 在si 中为例，p会形成一个正电中心P+和一个多余的价电子。需要很少的能量就可以使价电子挣脱束缚成为导电电子。这个能量就是杂质电离能，这个过程就是杂质电离。释放电子产生导电电子并形成正电中心，就是施主杂质，释放电子的过程就是施主电离，施主杂质未电离时是中性的，称为束缚态或者中性态，电离之后成为正电中心，称为离化态。