PI仿真的基本内容

PDN基本构成

电源分配网络（PDN）就是将电源功率从电源输送给负载的实体路径。电流通过PDN从电源端流向负载端，再通过PDN，从负载端流回电源端。

电源传输的过程是通过vrm等等电路实现电源的输出，然后通过pcb走线传递给芯片。这个过程中，由于芯片是一个io器件，所以在传输的过程中有一些高频、斜峰，需要添加一些聚耦电容来离出这些高频、斜峰。包含分布在VRM周围的一些Buck电容、还有芯片附近一些比较小的陶瓷电容，以及封装内部的电容和芯片内核上的偏上电容。

设计pcb电源电路时应考虑，如何让输出的电源较安静的传输到芯片端，实现芯片的固电，让芯片可以正常工作。

VRM的英文全称是Voltage Regulator Module，中文意思是指电压调节模块，其主要作为了通过对主板上直流—>直流(简称DC—>DC)转换电路的控制来为CPU提供稳定的工作电压，同时也对电脑启动时电压的变化情况和时序作出了明确的要求。根据VRM标准制定的电源电路能够满足不同CPU的要求，减少人工干预的复杂性，简化了稳压电路的电压控制设计。这个VRM标准是Intel专门为自家CPU所制定的电压标准，CPU管脚定义也属于VRM标准的范围。

PI分析方法

平面谐振 ：观察PCB电源地层固有的谐振频率点，给芯片布局提供一定指导

平面阻抗Z11 : 判断平面阻抗是否满足目标阻抗要求，评估电源设计的质量

直流电压降 ：电源平面的压降以及电流密度分析，电源传播一定时间之后，观察电压的跌落情况，同时观察电路板上各个位置电流密度分布的情况

同步开关噪声 ：信号同步翻转对电源平面波纹的影响，即SSN,如果芯片在传递一些相同的数据信号时，对电源平面上造成的电源纹波的影响状态。

本文对平面阻抗Z11进行说明

PDN等效电路

上图为电源平面示意图，左侧为电源，中间为滤波网络（板级与板级之间板子电源层与地层的互容，以及上面内部器件），右侧为芯片（即负载）。对于pdn阻抗希望得到的效果是，AB两点之间的负载尽可能小，尽可能偏向直流的状态。又因为芯片工作时有相应的拉载电流，想要降低AB之间的电压波动，就需要降低dV值（Z*dl的乘值），又因为dl一般芯片已经固定了，降低dl值不太现实，所以需要降低Z（阻抗）值。需考虑PDN网络阻抗设计状态是什么样的，滤波网络中的电容现实不是理想的状态，是有集成电感和集成电阻的。即等效于：

我们可以通过等效电路去分析电容对滤波网络产生的一些效果。

电容阻抗特性

阻抗的频域响应特性见右图，在某一个频点即根号lc,（即波形最低点位置）表现出谐振；在谐振频点以下，表现为容性，即随着频率上升，阻抗是逐渐下降的；在谐振频点以上，呈现出感性，频率越高，阻抗越高。在电源频率上滤波时，相当于并联一系列等效电路。在电源频点上滤波宽频范围之内，希望宽频电路上阻抗是低的；但看一个电路的阻抗，可能在有些低频点或高频点阻抗是比较高的。所以需要在滤波网络中放置不同大小的不同封装方式电容、不同容值的选择到不同的位置去保障宽频带的低容值示意。下面的图为不同电容并联之后在宽带上的阻抗响应。

目标阻抗的定义方法

当芯片端看过去会有一个阻抗z=v/i,阻抗值需被定义一个目标，即pcb网络生成的阻抗不能超过这个目标；另一方法是查看芯片属性文档的规定定义。（例如，根据动态电源、动态电流、范围波动的值计算）

频域阻抗曲线

阻抗值是在宽频范围内的一个曲线，在不同频点阻抗是不一样的，通过计算得出目标值。仿真得出的阻抗曲线和原曲线对比，可得出哪部分频段阻抗值不符合要求，或设计存在问题。

曲线基于什么获取的？

在MHZ以下，是有VRM内部电路反馈生成的；

MHZ以上 百兆MHZ以下，是由pcb上电源层、接地层之间的板级电容、以及放置的一些电容器件建模生成；

高频率时，芯片封装、芯片内核获取。

建议仅观测建模对象内的阻抗（若建模对象为板级，则高频点观测意义不大，因为高频点一般是由封装引起的）。目标阻抗仅属于参考值，非绝对依据；也不能确定超过目标阻抗的频点电路一定有问题，仅是为了降低风险（电流是浮动的，不同频点电流值不一样）。较准确的是，从芯片内部获取内部电流的信息或频谱进行计算。