时序约束方法之一--时序约束步骤

最新推荐文章于 2024-05-17 10:00:08 发布
最新推荐文章于 2024-05-17 10:00:08 发布
阅读量4.1k 收藏 28
点赞数 3
CC 4.0 BY-SA版权
分类专栏： FPGA逻辑设计之时序分析 文章标签： 时序约束
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/DdiIcey/article/details/81610886

本系列文章为在读一篇关于时序约束的文章时的一些笔记和思考。文章以Xilinx器件时序约束为基础进行分析。

在FPGA的开发中，时序是灵魂，如何进行时序约束，显得尤为重要。

FPGA的时序约束，可以分成以下4个步骤：

  1. 时钟
  2. input delay
  3. output delay
  4. 时序例外

在实际设计开发中，在完成逻辑开发后，首先应该进行时钟设计，然后进行综合，综合完成以后进行input delay / output delay / 时序例外设计。

时钟

FPGA的时钟，有很多种类型：差分输入时钟 / 管脚输入时钟 / PLL或MMCM产生时钟等等。

  • 输入时钟

输入管脚是CLK

输入管脚是差分

GT或恢复时钟

  • PLL/MMCM等衍生时钟
  • 分频产生的时钟

input delay

  • 系统同步

整个系统都是用一个相同的时钟

  • 源同步

上游期间的数据和时钟同步输入到FPGA中

SDR

DDR

  • 有数据无时钟
最低0.47元/天 解锁文章
FPGA 42 ，时序约束深度解析与实战应用指南（ FPGA 时序约束 ）
NorthCity Smile的博客（NcSmile，博主域名：https://ncmile.blog.csdn.net）
05-23 1270
⭐FPGA 时序约束（Timing Constraints）是指导静态时序分析（STA）和布局布线优化的核心指令集，通过对时钟、输入输出、路径排除、多周期和生成时钟等方面的精确控制，帮助设计者在高速系统中保证数据的可靠采样与稳定传输。合理地编写与应用时序约束，不仅能提升设计的性能，还能大幅缩短 “时序闭合” 所需的迭代周期。 在FPGA设计中，时序约束是确保设计稳定运行的核心环节，也是是连接设计意图与硬件实现的关键桥梁。正确的时序约束不仅能确保设计在目标频率下稳定运行，还能指导综合与布局布线工具进行针对性
时序分析、时序约束和时序收敛（4）--主时钟约束
孤独的单刀
12-24 7898
为什么需要约束设计中的主时钟？如何约束设计中的主时钟？
FPGA时序约束分享01_约束四大步骤
MDYFPGA的博客
03-08 4147
文章探讨一下FPGA的时序约束步骤，本文章内容，来源于配置的明德扬时序约束专题课视频。 时序约束是一个非常重要的内容，而且内容比较多，比较杂。因此，很多读者对于怎么进行约束，约束的步骤过程有哪些等，不是很清楚。明德扬根据以往项目的经验，把时序约束的步骤，概括分成四大步，分别是时钟的约束、input delays的约束、output delays的约束和时序例外。
FPGA时序约束的几种方法 （转）
weixin_34026276的博客
06-30 469
FPGA时序约束的几种方法     对自己的设计的实现方式越了解，对自己的设计的时序要求越了解，对目标器件的资源分布和结构越了解，对EDA工具执行约束的效果越了解，那么对设计的时序约束目标就会越清晰，相应地，设计的时序收敛过程就会更可控。 riple     从最近一段时间工作和学习的成果中，我总结了如下几种进行时序约束的方法。按照从易到难的顺序排列如下： riple   0. 核心频率约...
时序约束——1 时序约束的步骤
北枫凉的博客
04-29 383
时序约束方法（2）
weixin_30699235的博客
10-27 252
　　操作的大体流程：1、TimeQuest Timing Analysis　　2、打开下方的Analyzer　　3、创建一个网表　　4、创建约束（时钟 and PLL）　　5、写入SDC文件　　6、综合分析、布局布线、时序分析　　7、report timing 选择要看在哪个时钟下的数据或者某个寄存器到另一个寄存器的信息，以及选择查看路径（可以进行定位代码位置，查看PIN PLANNER寄存器...
几种进行时序约束的方法
xiangyuqxq的专栏
02-19 4100
对自己的设计的实现方式越了解，对自己的设计的时序要求越了解，对目标器件的资源分布和结构越了解，对EDA工具执行约束的效果越了解，那么对设计的时序约束目标就会越清晰，相应地，设计的时序收敛过程就会更可控。      从最近一段时间工作和学习的成果中，我总结了如下几种进行时序约束的方法。按照从易到难的顺序排列如下：  0. 核心频率约束     这是最基本的，所以标号为0。
时序分析、时序约束和时序收敛（5）--衍生时钟约束
孤独的单刀
12-25 7736
为什么需要约束衍生时钟？如何需要约束衍生时钟？
经验总结：FPGA时序约束的6种方法
08-15
时序约束是FPGA设计中的一個关键步骤，旨在确保设计的时序符合要求，避免时序冲突和逻辑错误。本文总结了六种进行时序约束的方法，从易到难排列，帮助设计者更好地掌握时序约束的技术。 1. 核心频率约束 核心频率...
时序分析、时序约束和时序收敛（7）--非理想时钟的特性约束
孤独的单刀
01-01 4142
什么事非理想时钟？如何约束一个非理想时钟？
FPGA开发全攻略——时序约束
最新发布
HackEle的博客
05-17 1458
点击蓝字关注我们关注、星标公众号，精彩内容每日送达 来源：网络素材一般来讲，添加约束的原则为先附加全局约束，再补充局部约束，而且局部约束比较宽松。其目的是在可能的地方尽量放松约束，提高布线成功概率，减少ISE 布局布线时间。典型的全局约束包括周期约束和偏移约束。在添加全局时序约束时，需要根据时钟频率划分不同的时钟域，添加各自的周期约束；然后对输入输出端口信号添加偏移约束，对片内逻辑添加附加约束。1...
FPGA时序分析与时序约束(二)——时钟约束
STATEABC的博客
12-18 7682
主时钟通常是FPGA器件外部的板级时钟(如晶振、数据传输的同步时钟等)或FPGA的高速收发器输出数据的同步恢复时钟信号等。
FPGA时序分析与约束（13）——I/O接口约束
apple_53311083的博客
11-15 4975
在应用了时钟约束后，所有寄存器到寄存器的路径都能定时。为了获得更加精准的FPGA外部时序信息，设计者需要为FPGA的I/O接口指定时序信息，一般时序工具只能获取FPGA器件内部的时序信息，对于FPGA器件引脚之外的时序信息，必须由设计者约束定义。如果没有指定的输入输出的，时序分析工具会假设在接口上使用最优时序要求并假设电路单元的组合逻辑本身具有整个周期，电路单元外部没有信号
FPGA时序分析与时序约束(三)——I/O接口约束
STATEABC的博客
01-07 2224
为了准确地对设计中的外部时序上下文进行建模，必须提供输入和输出端口的时序信息。因此要进行输入输出延时约束，延迟约束用的是set_input_delay和set_output_delay，分别用于input端和output端
最简单的时序约束文件脚本
qq_42712085的博客
10-24 2171
最简单的时序约束文件脚本 (1)主时钟的约束 #Crete clock crete _clock-period 20 [get_port clk]； 约束输入为50MHZ全局输入时钟。 (2)PLL时钟的自动约束 #Create Generated clock derive_pll_clocks； (3)不确定时间的自动检测 #Set Clock Uncertainty derive_clock_...
关于 vivado 的IO口约束
热门推荐
视频拼接器
10-25 2万+
为什么要进行管脚约束。           刚做项目的时候，往往会忽略IO口的约束。每次稍微改动一些东西，就会发现 编译的结果不是自己想要的。 这样的现象一般来说，就是时序有问题。 一般 逻辑代码的约束还好做， IO口的约束有些麻烦。          解释一个名词。         为了改进系统同步接口中时钟频率受限的弊端，一种针对高速I/O的同步时序接口应运而生，在发送端将数据和时钟同步
【FPGA开发/IC开发之时序约束最全面的归纳总结】时序路径基本概念及时序约束分析方法
Godlovebing的博客
09-03 1万+
时序约束和时序分析在FPGA开发和数字IC设计中是重要的概念，本文主要阐述数字电路中时序路径基本概念和时序约束的基本分析方法
Verilog中双向端口（inout） 的原理和使用方法
qq_46264636的博客
11-11 1万+
在用Verilog描述的过程中，只考虑CPU的数据通路结构时，就容易忽略它的双向端口的具体实现，并非如图中一般，简简单单的与RAM模块的inout端口相连。分析inout的端口特性，对于一个模块来说，inout端口既可以当做输入，又可以当做输出，那么，与inout端口相连的另一模块是什么情形呢？当WriteRAM有效时，CPU向RAM写入数据，这时CPU的三态门导通，CPU的inout端口作为输出用，RAM的inout端口作为输入用，并且用WriteRAM信号控制RAM写数据。//位宽由实际情况决定。
【数字IC/FPGA】时序约束--IO约束
qq_40268672的博客
04-07 1705
本文介绍输出输出路径的时序约束。 约束输入路径 如图所示，触发器UFF0在设计的外部，并向设计内部的触发器UFF1提供数据。数据通过输入端口INP1连接两个触发器。为了对触发器DFF1的建立时间和保持时间进行约束，则工具必须要知道位于FPGA外部的延迟信息。set input delay指令的作用就是告诉工具FPGA外部的延迟信号。 我们首先列出数据的到达时间： Data  Arrival  Time=launch  edge+Tclk2q+Tc1Data \;Arrival \;Time=launch\
评论 2
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值