verilog笔记

「已注销」

已于 2023-05-17 19:17:55 修改

阅读量547

点赞数 1

CC 4.0 BY-SA版权

分类专栏： ic 文章标签：开发语言

于 2022-04-28 16:21:53 首次发布

版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。

本文链接：https://blog.csdn.net/Despacite/article/details/124461444

这篇博客介绍了Verilog的基本语法，包括逻辑数值状态、数据类型（如连线型、寄存器型及其抽象数据类型）、运算符和表达式。重点讲解了Verilog的建模方式，如数据流建模和行为级建模，特别是always语句块的使用规则。此外，还概述了电路验证的过程，包括RTL前仿真和后仿真的流程。

摘要生成于 C知道，由 DeepSeek-R1 满血版支持，前往体验 >

文章目录

前言
电路设计方法概述
基本语法
建模方式

前言

观看B站蔡老师视频做的笔记：

电路设计方法概述

最低0.47元/天解锁文章

评论

被折叠的条评论为什么被折叠?

到【灌水乐园】发言

查看更多评论

添加红包

成就一亿技术人!

hope_wisdom

发出的红包

实付元

使用余额支付

点击重新获取

扫码支付

钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。