Eagalx-CSDN博客

原创 hfut 集电嵌入式实验

hfut 集电嵌入式实验，实验不难，自己写一下也挺好的，如果有时间的话

2021-06-16 09:45:13 301

STM32写hardware的矩阵键盘（我这里用的是51单片机上的矩阵键盘，就是连接了一下，外接也是一样的） #ifndef __KEYPAD_H #define __KEYPAD_H #include "sys.h" #define Pin0 GPIO_Pin_0 #define Pin1 GPIO_Pin_1 #define Pin2 GPIO_Pin_2 #define Pin3 GPIO_Pin_3 #define Pin4 GPIO_Pin_4 #define Pin5 GPIO_Pin_

2021-05-12 22:20:19 196

原创 VMware下ubuntu联网的问题

VMware下ubuntu联网的问题试过各种各样的方法，真的没辙，最后花了一晚上自己默默的摸了出来，太感动了，用自己的爱发个电我的虚拟机网络错误的原因很简单，就是安装的时候没有选定vmware.netbridge，那么说说怎么改正第一步如果是跟我错误一样的话，你会发现虚拟网络编辑器里面没有VMnet0，也就是默认的桥接方式，就算是点击更改设置，选择以管理员身份去添加网络，虽然自动添加了VMnet0，但也改不到桥接方式。那么，第一步就是关闭你的虚拟机第二步，点击更改设置，还原默认设置。第三步，会

2021-03-23 01:50:05 470

原创更多语法

更多语法 1、integer reg,integer,real，time都是verilog语言中的寄存器数据类型，但是integer有符号位，而且跟随电脑位数，至少是32位，或者是64位 module top_module( input [99:0] in, output [99:0] out ); integer i; always@(*)begin for(i=0;i<100;i=i+1)begin out[99-i] =

2021-02-02 17:57:26 190

转载 2021-01-28

Verilog中的矢量矢量用于使用一个名称对相关信号进行分组，使其操作更方便。例如，线网类型 [7：0] w;声明一个名为 w 的 8 位矢量，相当于有 8 条单独的导线。 1 声明矢量声明向量类型 [上：下] vector_name; 类型指定矢量的数据类型。这通常是电线或雷格。如果要声明输入或输出端口，则类型还可以包括端口类型（例如输入或输出）。一些示例： wire [7:0] w; // 8-bit wire reg [4:1] x; // 4-bit reg o

2021-01-28 17:25:30 145

原创刷题刷题刷题！！！

刷题刷题刷题！！！重要的事情说三遍，语言这个东西，除非你使用它，否则你永远也学不会，所以大家学完了刚刚我这些笔记的内容之后，一定要刷题！！！上传送门超级安利的verilog刷题软件hdlbits 这个网页是英文版的，不适应可以用游览器的翻译插件，这个软件除了Quartus的编译，还有ModslSim，可综合的模块最后可以综合出来一个电路，非常强大 ...

2021-01-28 14:24:06 111

原创基本语法学习完了之后，就是程序框架的学习了

基本语法学习完了之后，就是程序框架的学习了模块结构 module u_block(a,b,c,d);//端口说明 input a,b; output c,d; //IO定义 assign c = a|b; //内部信号声明（这个代码里面没有） assign d = a & b; //功能定义 endmodule; 2. 功能定义的三种方法 module flow_led( input sys_clk, //系统时钟 input sys_rst, //系统复

2021-01-23 22:04:18 245

原创正餐Verilog基本知识点

正餐Verilog基本知识点逻辑值 0：表示低电平 1：表示高电平 X：表示未知，可0可1 Z：表示高阻态数字进制格式 ±/size/‘/进制/数字 2'b11 //两位二进制数11 4'o7564 //四位八进制数7564 -8'b1000_0010 //八位二进制负数 -1000 0000 3'd356 //三位十进制数356 4'ha8c6 //四位十六进制数a8c6 标识符——用于定义模块名、端口名、信号名字母、下划线_、$、数字数据类型三种数据类

2021-01-23 15:08:28 389