FPGA 的笔记总结（未完结。。。）

最新推荐文章于 2025-04-27 16:24:17 发布

Holdrenminbi

最新推荐文章于 2025-04-27 16:24:17 发布

阅读量765

点赞数

CC 4.0 BY-SA版权

分类专栏： FPGA 个人随记文章标签： FPGA

本文链接：https://blog.csdn.net/Holdrenminbi/article/details/89525239

本文详细介绍了FPGA的基础知识，包括组合逻辑的assign语句和always块实现，时序逻辑电路及其在状态机中的应用，摩尔状态机和米利状态机的区别，以及如何在Quartus II软件中生成自定义IP CORE。还提到了数字控制振荡器(NCO)和LPM模块。

摘要生成于 C知道，由 DeepSeek-R1 满血版支持，前往体验 >

1、组合逻辑

组合逻辑是指输出只与当前的输入逻辑电平有关，与电路的原始状态无关的逻辑电路，属于无记忆电路，常用于多路器、加法器、译码器等

1.1 assign语句实现

问号表达式的形式
assign data_out = en ? a:b;

1.2 always块实现

一般的应用主要在三段式状态机中的状态转移判断中，三段式状态机语句分别为：次态迁移到现态、状态转移条件判断、次态寄存器输出。

//参数声明
parameter IDLE = 2'b00;
parameter S0 = 2'b01;
parameter S1 = 2'b10;

//内部信号声明
reg[1:0] current_state;
reg[1:0] next_state;

//信号输出

reg data_out;

//第一段：状态寄存器的保存

always @ (posedge clk or negedge Rst_n)
begin 
    if(!Rst_n) 
        current_state <= IDLE; 
    else 
        current_state <= next_state; 
end

//第二段 次态的组合逻辑 
always @ (w_i or current_state) 
begin 
    case(current_state) 
    IDLE：begin 
            if(w_i) next_state = S0; 
             else next_state = IDLE; 
        end 
    S0: begin 
            if(w_i) next_state = S1; 
            else next_state = IDLE; 
        end 
    S1: begin 
            if(w_i) next_state = S1;