PCIe基础知识之BAR(基地址寄存器)

于 2025-07-09 17:50:10 发布
阅读量1k 收藏 12
点赞数 11
CC 4.0 BY-SA版权
文章标签： 服务器 PCIe
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/Lllongroad/article/details/149229918

目录

3.1BAR空间

3.2补充知识---PCIe架构的Endpoint Configuration(Type 0)与Switch(Type 1)介绍

3.3BAR详解

3.4 BAR配置

3.5用例子熟悉BAR的机制

3.5.1 32-bit Memory Address Space Request

3.5.2 64-bit Memory Address Space Reques

3.5.3 IO Address Space Request

3.6 BAR numbers

3.1BAR空间

BAR(Base Address Register)空间指的是PCI设备中的基地址寄存器(Base Address Register)所映射的地址空间，每个PCI设备有多个BAR，用于指示设备在系统地址空间中的位置。BAR空间通常用于映射设备的内存区域或者I/O端口，以便系统软件可以与设备进行通信

PCI控制设备中，BAR寄存器存储了设备在系统地址空间中的基地址信息。系统软件在引导过程中会读取这些BAR寄存器的值，以确定设备在系统中的地址范围，并将设备映射到适当的地址空间中。

  1. pcie bar空间是在设备端，而不是在主机端

  2. Bar：base address register 基地址寄存器是PCIE设备中的基地址寄存器所映射的地址空间

  3. 每个PCIe设备有多个bar，用于表示设备在系统地址空间中的位置

3.2补充知识---PCIe架构的Endpoint Configuration(Type 0)与Switch(Type 1)介绍

1.Endpoint Configuration(Type 0),Endpoint是PCIe总线上的终端设备，直接与其他设备或者处理器进行通信，比如显卡，网卡，硬盘控制器等。它是数据传输的源或者目的，不可以像Switch那样转发数据到其他分支

PCIe为Endpoint设备提供最多6个BAR。BAR用于映射设备的内存空间或者I/O空间，到主机的地址空间，使得主机处理器能够通过这些地址来访问设备的寄存器，缓存和数据缓冲区等。每个BAR均对应着设备上的一段特定的地址范围，通过配置BAR，操作系统和驱动程序可以确定设备在系统中的地址映射关系，实现对设备的控制和数据传输

2.Switch(Type 1)

是PCIe架构中的一种关键设备，主要用于连接多个PCIe设备，实现设备之间的路由和交换功能。它可以将不同端点设备或者其他switch连接在一起，构成复杂的PCIe拓扑结构，扩展系统的整体性能和灵活性

其中的BAR主要用于配置和管理其内部的逻辑结构、端口状态、路由信息以及与其他设备的通信参数等。例如，通过 BAR 可以设置 Switch 端口的速率、宽度、链路状态等，以及配置数据包的转发规则和流量控制机制等

3.3BAR详解

基地址寄存器（BAR）在配置空间(Configuration Space)中的位置如下图：

其中Type0 Header最多有6个BAR，而Type1 Header最多有两个BAR。这就意味着，对于Endpoint来说，最多可以拥有6个不同的地址空间。但是实际应用中基本上不会用到6个，一般是1-3个BAR

主要注意的是，如果某个设备的BAR没有被全部使用，则对应的BAR应该被硬件全部配置为0，并且告知软件这些BAR不可操作。对于被使用的BAR来说，其部分低比特位是不可以被软件操作的，只有其高比特位才可以被软件操作。这些低比特位决定了当前BAR支持的操作类型与可申请的地址空间的大小

一旦BAR的值确定了，其指定范围内的当前设备中的内部寄存器（或者内部存储空间）就可以被访问了。当该设备确认某一个请求（Request）中的地址在自己的BAR的范围内，便会接受这个请求。

通过配置PCIe设备的BAR（基地址）寄存器，给PCIe分配地址空间，过程如下：

  1. 通过cfg read request向BAR地址写入全1

  2. 通过cfg read request读取BAR，如果返回全0，表明该BAR没有实现。

  3. 根据读取的BAR值进行判断，如果返回非0(如下图所示：0xFFFF_F000)，表明这个BAR对应了一个32位Memory空间，0xFFFF_F000可以操作的最低位为12，则该BAR可以申请的最小地址空间为4KB（2^12）；

  4. 系统软件在系统Memory空间中映射4KB的空间，并将分配的基地址写入BAR寄存器的高20位，CPU若想访问该PCIe设备空间，只需要访问对应的内存空间即可

3.4 BAR配置

对于*Endpoint Configuration(Type 0)*,PCIe提供最多6个BAR，而对于*Switch(Type1)*来说，只有2个，如果某个设备的BAR没有被全部使用，则对应的BAR应该被硬件全部设置为0

通过配置PCIe设备的BAR（基地址）寄存器，给PCIe分配地址空间，过程如下：

①　通过cfg write request向BAR地址写入全1；

②　通过cfg read request读取BAR，如果返回全0，表明该BAR没有实现；

③　根据读取的BAR值进行判断，如果返回非0（如下图所示:0xFFFF_F000），表明这个BAR对应了一个32位Memory空间，0xFFFF_F000可操作的最低位为12，则该BAR可申请的最小地址空间为4KB（2^12）；

④　系统软件在系统Memory空间中映射4KB的空间，并将分配的基地址写入BAR寄存器的高20位，CPU若想访问该PCIe设备空间，只需要访问对应的内存空间即可。

3.5用例子熟悉BAR的机制

3.5.1 32-bit Memory Address Space Request

如下图所示，请求一个4KB的NP-MMIO（Non-prefetchable Memory-Mapped I/O）,非预取内存映射，*一般需要以下三个步骤*

*前驱知识：*

  1. 内存映射I/O(MMIO):一种计算机系统中用于设备与CPU进行通信的方式，传统的计算机体系中，I/O操作和内存访问是不同的操作，有专门的I/O指令来完成设备的读写，而MMIO把设备的寄存器映射到系统的内存地址空间中，CPU访问这些内存地址就相当于访问设备的寄存器，从而实现对设备的控制和数据传输。

  2. 非预取(Non-Prefetchable)

预取是CPU为了提高性能而采用的一种技术，即提前把可能会用到的数据从内存加载到缓存中。非预取意思就是不进行这个操作、

步骤：

  1. 如图所示，尚未初始化的BAR的低比特（11-4）都是0，高比特（31-12）都是不确定的值。所谓初始化，就是系统(软件)向整个BAR都写1，来确定BAR的可操作的最低位是哪一位。当前可操作的最低位为12，因此当前BAR可申请的(最小)地址空间大小为4KB(2^12)。如果可操作的最低位为20，则该BAR可申请的(最小)地址空间大小为1MB(2^20);

  2. 完成初始化(写1操作)之后，软件便开始读取BAR的值，来确定每一个BAR对应的地址空间大小与类型。其中操作的类型一般是由最低四位所决定的。

  3. 软件向BAR的高比特写入地址空间的起始地址(Start Address),*即软件通过将起始地址写入BAR0来为BAR0分配一个地址范围*。在本例子中，这个起始地址为F900_0000h。

至此，对BAR0的配置就完成了，一旦软件使能了命令寄存器(Command register,偏移地址04h)中的Memory Space Enable bit，那么这个设备就会接受地址在F900_0000h-F900_0FFFh(4KB大小)范围内的memory请求

3.5.2 64-bit Memory Address Space Reques

上个例子是通过BAR0来请求32-bit的不可预取的MMIO空间。本例介绍通过BAR1和BAR2来请求一块64-bit的可预取MMIO空间（64MB大小）。由于地址是64-bit，因此必须将两个连续相连的BAR一起使用。

具体如下图所示：

将BAR配置过程分为3个节点：

  1. BAR1和BAR2都处于未初始化状态，设计者将低位BAR(例子中为BAR1)中的低bit固定位一个数值，指示需要的memory大小和类型，高位BAR(BAR2)中的bit则都是可读可写的，没有被固定。

  2. 软件把每个BAR都通过配置写操作将可写入的bit全部写全1。除了BAR1中被固定的低位bit以外，所有的bit都被写为1

软件读取BAR0后，读取下一个BAR(BAR1)来确定设备是否在请求更多的地址空间。一旦BAR1被读取，软件发现设备在请求更多的地址空间，并且是64-bit的可预取MMIO空间。因此软件会读取BAR2，但是并不会对BAR2进行低bit的评估，因为软件仅仅是将BAR2当做BAR1发起的64-bit地址请求的高32-bit。

  1. 软件为这一对BAR分配地址范围。软件通过两次配置写操作将64-bit起始地址写入BAR1与BAR2。在本例中，高位BAR的bit 1（BAR pair的bit 33）被置为1，低位BAR的bit 30（BAR pair的bit 30）也被置为1，这表示地址是2_4000_0000h。两个BAR中所有其他可写bit都被清零。

至此，BAR Pair（BAR1和BAR2）的配置就完成了。一旦软件使能了命令寄存器（Command register，偏移地址04h）中的Memory Space Enable bit，那么设备就会接受所有地址在2_4000_0000h-2_43FF_FFFFh（64MB大小）范围的memory请求。

3.5.3 IO Address Space Request

下面是一个申请IO地址空间的例子，如下图所示：

注：需要特别注意的是，软件对BAR的检测与操作（Evaluating）必须是顺序执行的，即先BAR0，然后BAR1，……，直到BAR5。当软件检测到那些被硬件设置为全0的BAR，则认为这个BAR没有被使用。

注：无论是PCI还是PCIe，都没有明确规定，第一个使用的BAR必须是BAR0。事实上，只要设计者原意，完全可以将BAR4作为第一个BAR，并将BAR0~BAR3都设置为不使用。

3.6 BAR numbers

查看dmesg中的BAR信息

BAR numbers定义如下：

/BAR numbers定义/enum { /#0-5 standard PCI resources/ PCI_STD_RESOURCES, PCI_STD_RESOURCE_END = PCI_STD_RESOURCES + PCI_STD_NUM_BARS -1, /*#6: expansion ROM resource / PCI_ROM_RESOURCE, /Device-specific resources/#ifdef CONFIG_PCI_IOV /#7-12: SRIOV/ PCI_IOV_RESOURCES, PCI_IOV_RESOURCES_END = PCI_IOV_RESOURCES + PCI_SRIOV_NUM_BARS - 1,#endif /Total number of bridge resources for P2P and CardBus/#define PCI_BRIDGE_RESOURCE_NUM 4 /#13-15:Resources assigned to buses behind the bridge/ PCI_BRIDGE_RESOURCES, PCI_BRIDGE_RESOURCE_END = PCI_BRIDGE_RESOURCES+PCI_BRIDGE_RESOURCE_NUM-1, /Total resources associated with a PCI device/ PCI_NUM_RESOURCES, /Preserve this for compatibility*/ DEVICE_COUNT_RESOURCE = PCI_NUM_RESOURCES,};

Lllongroad
关注
手把手教你学pcie--基本概念：标准配置空间中bar寄存器的配置
MHD0815的博客
11-18 633
配置PCIe配置空间中的BAR（基地址寄存器）通常涉及以下几个关键步骤。这些步骤由系统软件（如BIOS或操作系统）执行，以确保PCIe设备能够正确映射到系统内存地址空间中。
手把手教你学PCIE--基本概念：扩展ROM基地址寄存器
MHD0815的博客
11-18 368
扩展ROM基地址寄存器（EROM BAR）存在于PCIe设备的配置空间中，主要用于指示设备扩展ROM的基地址。通过EROM BAR，主机可以加载设备的固件、配置工具和诊断工具，提高设备的初始化效率和管理便利性。同时，EROM BAR的存在也符合PCIe规范的标准化要求，增强了设备的兼容性和灵活性。主机需要读取设备ROM中的固件来加载和执行初始化代码，主要是因为设备的计算和存储能力有限，无法独立处理复杂的初始化任务。通过主机来加载和执行固件，可以确保系统的稳定性和可靠性，提高系统的整体效率和安全性。
Linux学习笔记：PCIE协议篇(7)---BAR空间
2402_87288810的博客
04-27 179
既然软件已知道这是一个对 256 字节输入输出（IO）地址空间的请求，最后一步就是用分配给该设备（具体来说是这个 BAR）的 IO 地址范围的基地址对该基址寄存器（BAR）进行编程。所有其他高位都清零。当软件确认设备的地址空间需求后（假设可满足该需求），便会从对应类型（IO、非预取MMIO或可预取MMIO）的可用地址范围中分配一段给该设备。本例中，最低有效可写位是第12位，因此该BAR请求的是2^12（即4KB）的地址空间。写入全1的目的是确定最低有效可写位的位置，该位的位置表明了所请求地址空间的大小。
PCIE笔记5：Address Space and Transaction Routing
最新发布
asfgj123的博客
07-01 973
本节将介绍 PCIe 设备如何通过 BAR 申请地址空间，主机如何设置桥接设备的地址路由规则，以及整个系统如何利用 TLP 路由机制实现事务的正确传递。PCIe 的路由方式包括基于地址的 Memory/IO 操作、基于设备 ID 的配置请求、以及部分隐式路径通信。理解这些机制是深入掌握 PCIe 架构和资源配置的基础。
深入解析PCIe地址空间与寄存器机制：从地址映射到TLP生成的完整流程
caiji0169的博客
12-19 3114
本文详细解析了PCIe控制器的地址空间划分、寄存器配置及其在主机与PCIe设备之间通信中的核心作用。从两个主要的地址空间（内部寄存器和远程设备）入手，分析了其地址映射机制和分区设计，并解释了如何通过Region映射访问外部设备的配置空间和内存空间。结合寄存器功能，本文介绍了如何通过地址转换寄存器和描述符寄存器生成TLP，实现主机对PCIe设备的精确操作。此外，还通过具体示例演示了配置空间和内存/IO空间的读写流程，以及如何通过寄存器配置实现对PCIe设备的访问和控制，帮助读者全面理解PCIe通信的底层实现。
PCIE基础概念BAR/in/outbound/空间映射/Post/CPLD
cy413026的博客
10-15 2411
我们称pcie endpoint所在的芯片为设备，上位机为主机。pcie可以把设备上的内存空间和寄存器空间映射到Host上。这样Host就可以直接访问设备的内存空间和寄存器空间。空间映射是不会占用host原有的物理内存空间的，比如说Host有24GB的DDR+1GB寄存器空间，pcie设备有128GB的HBM+2G的寄存器空间。那么映射之后host可以看到Host的24GB的DDR+Host的1GB寄存器空间+128GB的设备HBM+2G设备寄存器空间。
PCIE配置空间分配时机
逆风水手的博客
05-08 1506
PCIe的配置空间（Configuration Space）和BAR空间（Base Address Register Space）是由BIOS进行配置和分配的，而不是由操作系统申请的。在启动时，BIOS会扫描PCIe设备并为每个设备分配一个唯一的地址空间。这个地址空间包括了设备的配置空间和BAR空间。其中，配置空间用于存储设备的配置信息，如设备ID、厂商ID、中断号等。而BAR空间则用于映射设备的I/O端口和内存地址。当操作系统启动后，它可以通过读取配置空间中的信息来了解设备的属性和功能。
SylixOS PCI BAR寄存器
huikai309的博客
11-24 685
PCI BAR简介 PCI设备都有独立的配置空间，HOST主桥通过配置读写事务访问这段空间。PCI设备的配置空间大小为256字节，其中头部64字节为PCI标准规定，剩余部分为PCI设备自定义的。PCI配置空间头部包含6个BAR(Base Address Registers)寄存器，BAR寄存器保存了PCI设备使用的地址空间的类型(Memory 空间或者I/O 空间)，基地址以及其他属性。其中基地
PCIE BAR空间
热门推荐
Buyi_Shizi的博客
04-05 3万+
PCIE应用程序编程，首先就要理清PCIE BAR空间到底说的是什么。在PCIE配置空间里，0x10开始后面有6个32位的BAR寄存器，BAR寄存器中存储的数据是表示PCIE设备在PCIE地址空间中的基地址，注意这里不是表示PCIE设备内存在CPU内存中的映射地址，关于这两者的关系以及两者如何转换后面会有介绍。     1，BAR寄存器的数据格式，BAR寄存器表示的设备存储类型有memory s
PCIe BAR、Type0、Type1介绍
weixin_38452632的博客
02-29 4821
BAR（Base Address Register）空间是指PCI设备中的基地址寄存器（Base Address Register）所映射的地址空间。每个PCI设备都有多个BAR，用于指示设备在系统地址空间中的位置。BAR空间通常用于映射设备的内存区域或I/O端口，以便系统软件可以与设备进行通信。在PCI设备的配置空间中，BAR寄存器存储了设备在系统地址空间中的基地址信息。系统软件在引导过程中会读取这些BAR寄存器的值，以确定设备在系统中的地址范围，并将设备映射到适当的地址空间中。
访问PCIe BAR空间
叶玄青的博客
06-20 1万+
对BAR空间以及配置空间的访问做一个系统的总结，其实就是在回答以下几个问题： 1. PCIe中四种tlp和BAR空间的关系是怎样的？ 2. tlp是怎么发起的？ 3. tlp是怎么到相应的下游设备的？
PCIE的BAR空间
weixin_41230430的博客
03-05 2257
PCIe 总线中的设备通过分配的 BAR（Base Address Register）空间。来存储和访问配置空间、内存空间和 I/O 空间等。BAR 空间是 PCIe 设。不同的 PCIe 设备可以拥有不同的 BAR 空间，主板需要根据设备。线，其传输速度更快、通道数量更多，能够更好地满足现代计算机硬件的。备与主板之间进行通信的一个接口，它包含了设备的地址、数据、控制等。的 BAR 空间来正确地配置和访问设备。3.PCIe 6 个 Bar 空间的定义。2.PCIe Bar 空间的概念。
pci配置基地址_PCIe扫盲——基地址寄存器（BAR）详解
weixin_39962285的博客
12-18 2273
基地址寄存器(BAR)在配置空间(Configuration Space)中的位置如下图所示：其中Type0 Header最多有6个BAR，而Type1 Header最多有两个BAR。这就意味着，对于Endpoint来说，最多可以拥有6个不同的地址空间。但是实际应用中基本上不会用到6个，通常1~3个BAR比较常见。主要注意的是，如果某个设备的BAR没有被全部使用，则对应的BAR应被硬件全被设置为0...
PCI设备BAR寄存器和PCI桥Base、Limit寄存器的初始化
weixin_41230430的博客
07-23 1615
初始化PCI设备的BAR（Base Address Register）寄存器和PCI桥的Base、Limit寄存器是配置PCI总线地址空间的关键步骤，这些寄存器的设置影响了系统中PCI设备和桥接器对地址空间的使用和访问。下面详细解释它们的初始化过程：BAR寄存器概述：BAR寄存器初始化步骤：Base和Limit寄存器概述：Base和Limit寄存器初始化步骤：假设在一个PCI总线树中，按照DFS算法遍历并初始化各个PCI设备和PCI桥的BAR寄存器、Base和Limit寄存器的过程如下：PCI设备的BAR寄
手把手教你学PCIE--基本概念：PCIe配置空间和基本配置寄存器解析
MHD0815的博客
03-27 322
每个PCIe设备都拥有自己的配置空间，它为操作系统或固件提供了与设备通信的接口，以便进行必要的设置和管理操作。在PCIe设备中，配置空间是操作系统或固件与设备之间通信的关键接口。下面我们将详细介绍PCIe配置空间中的基本配置寄存器（也称为标准头），这些寄存器对于设备的初始化和管理至关重要。而在编程层面，则可以通过内核提供的API或者直接操作/sys/bus/pci/devices下的文件系统来实现对配置空间的访问。命令查看PCIe设备的信息，而具体的配置空间内容则可以借助专门的工具或编程接口（如。
PCI/PCIe基础——配置空间分布
vc66vcc的博客
07-12 2万+
PCI配置空间由于PCI/PCIe设备分为Bridge和Agent两种，所以配置空间也有两种类型：其中Agent的配置空间类型称为Type 00h：简单介绍其中的几个寄存器的意义：Vendor ID，Device ID：标记了一个设备的生产厂商和具体的设备，比如Intel的设备Vendor ID通常是0x8086，Device ID就需要厂家自定义了，总之能够识别到具体是哪个设备就可以了。Stat...
PCIE学习笔记（一）--BAR概述
MHD0815的博客
05-07 2380
综上所述，PCIe的BAR是PCIe设备与系统之间进行通信和资源映射的关键组件，它通过配置寄存器的值来告知系统设备所需的资源，并实现设备与主板之间的高效通信。PCIe的BAR（Base Address Register，基地址寄存器）在PCIe架构中起着至关重要的作用。
PCI BAR寄存器详解（一）
weixin_42109053的博客
05-26 5727
一、PCI 设备的配置空间 其中Device ID和Vendor ID是区分不同设备的关键，OS 在很多时候就是通过匹配他们来找到不同的设备驱动（Class Code有时也起一定作用）。 我们重点来了解一下这些Base Address Registers(BAR)。BAR是PCI配置空间中从0x10 到 0x24的6个register，用来定义PCI需要的配置空间大小以及配置PCI设备占用的地址空间。 该组寄存器简称为 BAR 寄存器， BAR 寄存器保存 PCI 设备使用的地址空间的基地址，该基地址保存
pcie bar地址和偏移地址
06-08
PCIe BAR（Base Address Register）是PCIe设备中用于寻址的一组寄存器，每个BAR都有一个基地址和一个大小，用于定义PCIe设备的寻址空间。在PCIe设备中，每个BAR都映射到一个设备的内存地址空间或IO端口空间。在使用PCIe设备时，需要使用BAR的基地址和偏移地址来访问设备的内存或IO端口空间。 偏移地址是相对基地址的一个偏移量，用于在寻址设备寻址空间时指示要访问的特定地址。例如，如果某个PCIe设备的BAR基地址为0x1000，设备的内存空间大小为4KB，则偏移地址为0表示访问基地址为0x1000的内存地址，偏移地址为0x1000表示访问基地址为0x2000的内存地址。因此，要访问PCIe设备的内存或IO端口空间，需要使用BAR的基地址和偏移地址来计算要访问的地址。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值