SerDes入门简介

SERDES是英文SERializer(串行器)/DESerializer(解串器)的简称。

在SerDes流行之前,芯片之间的互联通过系统同步或者源同步的并行接口传输数据。

随着信号传输的数据量和速率越来越高，并行信号受限数据和时钟信号SKEW，时钟周期抖动，同步开关噪声等，信号速率很难提升。

后来技术发展出了CDR,能从数据中恢复出时钟，这就太方便了。SerDes在接收端集成了CDR(Clock Data Recovery)电路，利用CDR从数据的边沿信息中抽取时钟，并找到最优的采样位置。SerDes不传送时钟信号，这也是SerDes最特别的地方，SerDes采用差分方式传送数据。

由于串行信号速率太高，必须有信号均衡Equalizer技术来保证信号完整性。

发送端Tx：并行信号通过接口FIFO发送到 8B/10B编码器或扰码器，以避免数据含有较多的0或者较多的1。之后送给串行器进行并串转换。串行数据经过均衡器调理发送出去。

接收端Rx：串行信号由线性均衡器或者DFE结构均衡器调理，去除一部分确定性抖动。CDR从数据中恢复出来采样时钟，经解串器变为对齐的并行信号，8B/10B解码器或解扰。

PLL负责产生SerDes各个模块所需要的时钟信号，并管理这些时钟之间的相位关系。

信号在芯片内部经过一个并转串，然后是FFE均衡器，Driver 发送出去，接收端有DFE,CDR 串转并。

由于串行信号速率太高，必须有信号均衡Equalizer技术来保证信号完整性。

FFE（Feed Forward Equalization前向反馈均衡），发送侧均衡器设计为一个高通滤波器(HPF), 目标是让到达接收端的信号为一个干净的信号，这就是FFE。

调节滤波器的系数可以改变滤波器的频响，以补偿不同的信道特性。

串行转并行和并行转串行电路：

传输中的多时钟相位数据提取：

8B/10B编码过程：

Scrambling Process:

ISI:

加重分为去加重(de-emphasis)和预加重(pre-emphasis)。De-emphasis 降低差分信号的摆幅(swing)。Pre-emphasis增加差分信号的摆幅。