K4F6E3S4HM-MGCJ(LPDDR4)简介及应用设计

Pippi工作室

已于 2025-07-15 13:30:13 修改

阅读量360

点赞数 9

CC 4.0 BY-SA版权

分类专栏：基于RK3566及其外围接口应用设计文章标签：嵌入式硬件单片机人工智能

于 2025-06-11 10:13:37 首次发布

4 篇文章

订阅专栏

一、简介：

K4F6E3S4HM-MGCJ 是三星（Samsung）推出的一款低功耗双倍数据率第四代同步动态随机存取存储器（LPDDR4 SDRAM），主要应用于移动设备（如智能手机、平板电脑）和嵌入式系统，具有高带宽、低功耗的特点。

二、主要特性：

•双倍数据速率架构；每个时钟周期进行两次数据传输

•双向数据选通（DQS_t和DQS_c），这些信号与数据一起发送/接收，用于在接收端捕获数据

•差分时钟输入（CK_t和CK_c）

•差分数据选通（DQS_t和DQS_c）

•命令和地址在正向CK边沿输入；数据和数据掩码参考DQS的两个边沿

•每个芯片包含2通道组成

•每个通道有8个内部存储库

•DMI引脚：当执行正常写入和读取操作时为DBI（数据总线反转），当DBI关闭时为掩码写入的数据掩码（DM）-当DBI开启时，掩码写入的DQ数量计数为1

•爆发长度：16、32（OTF）

•爆发类型：顺序

•每个爆发访问的自动预充电选项

•可配置的驱动强度

•刷新和自刷新模式

•部分阵列自刷新和温度补偿自刷新

•写入平衡

•CA校准

三、主要技术参数：

四、引脚说明：

引脚类型	功能说明
电源引脚
VDD/VDDQ	核心电源（1.1V）和 I/O 电源（0.6V）。
VSS/VSSQ	地线。
时钟与控制
CK_t/CK_c	差分时钟输入（正/负）。
CS_n	片选信号（低电平有效）。
CA[5:0]	命令/地址总线（6-bit，用于传输行/列地址和命令）。
数据总线
DQ[15:0]	数据输入/输出（16-bit 单通道，LPDDR4 通常有双通道，共 32-bit）。
DQS_t/DQS_c	差分数据选通信号（读写同步）。
其他控制
RESET_n	复位信号（低电平有效）。
CKE	时钟使能信号。
ODT	片内终端电阻控制。

五、PCB 布局与布线要求

信号类型	目标阻抗	推荐走线宽度
单端 DQ/CA	50Ω ±10%	4-6mil（取决于叠层）
差分 DQS/CK	100Ω ±10%	差分对间距≤2×线宽

六、原理图设计：