Vivado ML（机器学习） 2021尝鲜

最新推荐文章于 2025-06-12 13:30:21 发布

原创最新推荐文章于 2025-06-12 13:30:21 发布 · 1.3w 阅读

20 ·

CC 4.0 BY-SA版权

文章标签：

#编程语言 #人工智能 #软件测试 #js #单片机

参考：UG973 (v2021.1)

图：赛灵思全新 Vivado® ML 版

Vivado 2021.1这个新版本的新增加的一些特：

1、在IP这个层面的功能的增强，主要体现在新增加了一个BDC，也就是block design container这个功能，它可以使得我们在一个block里头去实例化另外一个block；

2、Vivado ML 版支持基于机器学习的算法以加速设计收敛。该技术具备基于机器学习的逻辑优化、延迟估算和智能设计运行，能够自动执行策略以减少时序收敛迭代，将复杂设计的编译时间缩短了 5 倍，同时还提供了突破性的平均达 10% 的结果质量提升。

其他详细新增功能详见《Vivado ML 助力设计流程再提速》。

兼容的第三方工具，这个很重要：

安装过程从简，参考《Vitis尝鲜（一）、Vitis尝鲜（二）》，下面说下几个注意点：

DISK USAGE SETTING

这一步是在Vivado 2020中发现，如果勾选了图中位置，会一直卡在安装结束位置不动，不知道这一版有没有把这个BUG修改，这里防止出问题，我安装时把该位置勾选取消。

组件选择

各个组件选择界面，这里会有很多人纠结选择哪个，我们先看下具体选择不同版本安装的组件，如下如所示：

选择Vitis组件如下所示

选择Vivado

选择Vivado组件如下：

选择Vivado时候会有选择标准版还是专业版，这两者的区别主要是支持的器件种类不同，具体如下：

安装的组件如下：

通过如上对比得出两个结论：1、Vitis会安装Vitis组件，但是Vivado版本不一定是全功能的；2、Vivado安装时不安装Vitis，但是Vivado一定是全功能的。

综上，如果想体验ML版本，建议选择Vivado安装。

注意事项

安装控件及用户选择需要注意：

license

License选择界面如下，和其他版本没区别。

安装完毕，桌面快捷方式

测试对比

接下来测试一下编译速度提升多少

测试环境：
处理器：I7-8750H

内存：16GB

系统：WIN10Vivado

版本：2018.3 VS 2021.1

步骤：
1、先在Vivado 2018.3中打开工程；

2、reset_project；

3、生成比特流，记录时间；

4、同样的工程，在Vivado 2021.1 打开；

5、升级IP；

6、reset_project；

7、生成比特流，记录时间。

这次对比一共两个程序，小型程序和中小型程序两种。

1、小型程序

时间：2分26秒

时间：2分20秒

中小型程序：

Vivado 2018.3

时间：15分43秒

Vivaso 2021.1

时间：10分41秒

具体如下：

	Vivado 2018.3	Vivado 2021.1
小型程序	2分26秒	2分20秒
中小型程序	15分43秒	10分41秒

总结

通过简单的测试，可以看到整个过程Vivado 2021.1有所提升，提升多少，由于样本数量，还没办法得到具体的数值，最后关于需不需要升级，我的建议是尝鲜可以，可不要“贪杯“哟，新版本必然会伴随着一些BUG，还是等后续的2021.2或者2021.3版本。

最后：留一个最新版本的链接：

公众号:OpenFPGA

后台回复：Vivado 2021.1

即可得到企业版的安装链接。

- END -

分割线

ＮＯＷ现在行动！
推荐阅读
【Vivado那些事】如何查找官网例程及如何使用官网例程【Vivado使用误区与进阶】总结篇【Vivado那些事】Vivado中常用的快捷键（二）其他常用快捷键SystemVerilog数字系统设计_夏宇闻 PDFVerilog 里面，always，assign和always@(*)区别图书推荐|ARM Cortex-M0 全可编程SoC原理及实现
简谈：如何学习FPGAVitis尝鲜（一）拆解1968年的美国军用电脑，真的怀疑是“穿越”啊！
一文最全科普FPGA技术知识你见过1-bit CPU吗？高级FPGA设计技巧！多时钟域和异步信号处理解决方案
【Vivado那些事】Vivado中电路结构的网表描述现代计算机的雏形-微型计算机MCS-4
世界上第一个微处理器真的是Intel 4004吗？其实这是个很复杂的故事…
【每周一问】如何控制加载FPGA程序时，Xilinx FPGA的IO管脚输出高低电平
【Vivado那些事】vivado生成.bit文件时报错-ERROR: [Drc 23-20]
AD9361 和Zynq及其参考设计说明1202年了，还在使用虚拟机吗？Win10安装Ubuntu子系统及图形化界面详细教程谈谈Xilinx FPGA设计的实现过程
Github 上有哪些优秀的 VHDL/Verilog/FPGA 项目
AD936x+ZYNQ搭建收音机（一）
AD936x+ZYNQ搭建收音机（二）含视频演示
AD936x+ZYNQ搭建收音机（三）-终篇
AD936x+ZYNQ搭建OpenWIFI
Verilog 版本：Verilog-95、Verilog-2001与System Verilog区别简谈
FPGA时钟设计方案无招胜有招-Vivado非工程模式下的详细设计
追寻ARM的起源-Acorn电脑简史及FPGA实现
面试中经常会遇到的FPGA基本概念，你会几个？
Xilinx FPGA MIPI 接口简单说明
介绍一些新手入门FPGA的优秀网站
点击上方字体即可跳转阅读