ModelSim仿真Intel FPGA的DDR3问题

原创已于 2022-08-04 14:35:54 修改 · 2.8k 阅读

4 ·

CC 4.0 BY-SA版权

文章标签：

#学习 #fpga开发 #功能测试

于 2022-08-04 14:28:32 首次发布

笔记专栏收录该内容

4 篇文章

订阅专栏

在使用Quartus Prime Pro Edition 18.0和QuestaSim 2020.1进行Intel FPGA DDR3仿真时遇到了错误(vopt-2732)，提示找不到模块参数'SYNC_RESET'。尽管参数在上层模块中已定义，但在altera_avalon_mm_bridge模块定义中并未包含。解决方案是注释掉上层模块调用时的'SYNC_RESET'参数，由于它是未使用的，导致编译错误。注释后问题得到解决。

摘要生成于 C知道，由 DeepSeek-R1 满血版支持，前往体验 >

Quartus Prime Pro Edition 18.0.0

Modelsim 10.6c(官方推荐版本，但我实际使用的是QuestaSim2020.1)

使用modelsim仿真Intel FPGA的DDR3时，遇到仿真器报错：

Error (suppressible): (vopt-2732).....（中间是报错的文件及行数）....Module parameter 'SYNC_RESET' not found for override.

提示的错误意思是：未找到覆盖的模块参数“ENABLE_SIM_MODEL”，去对应的文件看了一下，这个参数已经定义了，又看了一下此模块例化的模块，发现没有这个参数（不知道为什么quartus prime pro自己生成的文件居然有错误，震惊！！！），所以会报错；

上层模块调用altera_avalon_mm_bridge 时：

altera_avalon_mm_bridge #(
       .DATA_WIDTH (32),
       .SYMBOL_WIDTH (8),
       .HDL_ADDR_WIDTH (16),
       .BURSTCOUNT_WIDTH (1),
       .PIPELINE_COMMAND (1),
       .PIPELINE_RESPONSE (1)
       .SYNC_RESET (0)
   ) ioaux_master_bridge (

有“SYNC_RESET ”参数；

但是在altera_avalon_mm_bridge模块定义的时候没有此参数

module altera_avalon_mm_bridge
#(
parameter DATA_WIDTH = 32,
parameter SYMBOL_WIDTH = 8,
parameter RESPONSE_WIDTH = 2,
parameter HDL_ADDR_WIDTH = 10,
parameter BURSTCOUNT_WIDTH = 1,

parameter PIPELINE_COMMAND = 1,
parameter PIPELINE_RESPONSE = 1,

// --------------------------------------
// Derived parameters
// --------------------------------------
parameter BYTEEN_WIDTH = DATA_WIDTH / SYMBOL_WIDTH
)

所以在编译的时候就会报错！！

解决办法，将上层调用时传递参数那部分.SYNC_RESET (0)注释掉就行，注意如果是最后一个，记得删除前面的逗号“，”