MS6210BN 是 一 颗 高 性 能 低 功 耗 液 晶 显 示 器 控 制 芯 片 , 最大分辨率支持到1920×1080@120Hz。内部集成了 1 个 3 通道的高速视频模数转换模块和 1 个高速数字信号接收
模块。解码后的视频图像经过尺寸缩放，画质调节后，通过双通道 LVDS 接口输出。
MS6210BN 内嵌了可编程 OSD 和测试图片。集成了 1T 8051 MCU，扩展了 UART，I2C，
SPI，PWM，GPIO 以及 ADC 等外设接口，方便用户实现按键功能和显示屏的背光控制功能。
为了降低系统成本，芯片内还集成了 1.2V 电压模块。
PCB 设计说明
9.1 电源/地
◆ 电源/地线的宽度应与电流相对应，各模块工作电流的具体值可参考电气特性章节；绘制
PCB 时电源/地走线应尽量宽，实际宽度不小于下表的参考值：
◆ 芯片电源的滤波电容应靠近芯片电源的引脚；电流的方向要先通过滤波电容，再进入芯片，
并且滤波电容器的接地应尽量与电源的接地连接。
◆ 接地平面要求完整，四层单板的接地平面要求完整。
◆ 电源线路避免与其他信号线平行。如果电源和信号线需要并行，则应采用地线隔离线路或
保证线路之间的距离应符合 3W 原则。
晶振
◆ 晶振布局应尽可能靠近芯片。
◆ 时钟线应尽可能短，要求进行包地处理。
◆ 不允许有其他信号线靠近或从晶振的下方走线。
参考电阻
◆ 外部参考电阻（REXT）必须靠近芯片引脚放置，走线尽量短而粗。
差分线
◆ HD 信号差分走线，阻抗要求为 100ohm±10%。
◆ LVDS 信号差分走线，阻抗要求为 100ohm±10%。
◆ 差分走线应尽可能短，一对信号之间的长度差应在±5mil 之间。
◆ 差分走线要求同组同层，线宽线距满足 3W 原则，换层时每对差分线不得穿孔超过 2 次。
◆ 禁止在差分线下方走线或放置其他元器件，以保证差分线下方有一个完整的地平面。
说明：LVDS 输出奇通道和偶通道共用一对差分时钟信号，PCB 走线时应以菊花链拓扑结构走
说明：LVDS 输出奇通道和偶通道共用一对差分时钟信号，PCB 走线时应以菊花链拓扑结构走
扫一扫
361
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
