vivado tcl脚本自动创建工程

最新推荐文章于 2024-12-04 15:12:20 发布

日出弧

最新推荐文章于 2024-12-04 15:12:20 发布

阅读量1.8k

点赞数 2

CC 4.0 BY-SA版权

分类专栏： FPGA 数字IC前端文章标签： fpga开发

本文链接：https://blog.csdn.net/WillDuo/article/details/127991236

FPGA 同时被 2 个专栏收录

7 篇文章

订阅专栏

数字IC前端

3 篇文章

订阅专栏

本文介绍了一种利用TCL脚本实现FPGA全流程自动化的方案。从创建工程到生成bitstream，通过自动化脚本提高了FPGA开发效率。具体步骤包括创建工程、加入文件列表、设置工程参数、综合及实现等。

摘要生成于 C知道，由 DeepSeek-R1 满血版支持，前往体验 >

在FPGA原型验证中自动化脚本经常用到tcl脚本创建工程，自动综合，生成bitstream全流程跑完，相对于图形化界面创建工程跑bit，用tcl脚本可以大大提高效率。

全流程自动化脚本示例：

set project path ../../

set project_name fpga_top

set project part xcvu29p CIV-fsga2577-2-i

set top module leon3mp

create project $project name $project path -part $project part -force

source $project_path/creat_proj/tcl_file/mcu_vivado_filelist.tcl

set property top $top_module [current fileset]

set property target language VHDL [current project]

set property default_lib work [current project]

set property strategy Flow_AlternateRoutability [get_runs synth_1]

launch_runs synth_1 -jobs 32

wait_on_run synth_1

after 50000

launch_runs impl_1 -jobs 32

wait_on_run impl_1

after 50000

launch_runs impl_1  -to_step write_bitstream  -jobs 32

wait_on_run impl_1

exit

自动化脚本基本流程：

1，创建工程

2，加入filelist

3，设置工程参数

4，综合

5，实现

6，生成bit