硬件设计规范——（一）知识点（2）

硬件设计规范——（一）知识点（3）

1、LDO设计时不能简单地计算最大实际功耗小于手册中所写的最大允许功耗 * 70% 降额，要考虑实际使用时的最大允许功耗，计算方法为：
PDmax = （Ta - Tj） / ja ；其中Ta是最大环境温度，Tj 是最大允许结温，ja 是结点到空气间热阻，例如实际的项目中，Ta要求65℃，Tj 要求150℃，ja 取300 ℃/W，可以算的PDmax = 283mW；
【注】：最大功耗取决于IC封装的热阻、PCB布局、周围气流的速率以及结与周围环境之间的温差。最大功率耗散可通过以下公式计算：
PD（MAX）=（TJ（MAX）−TA）/θJA； RT9013：（125 - 40）/250 = 340 mA；

2、电源纹波 通常要求20Mhz内 3%，最多不超过5%； 噪声通常要求全频段 5%，最多不超过10%；

3、电源在低温时 因电容ESR变大，其纹波也会变大。

4、电源噪声 产生源于 瞬间电流 I = Ceq * △V / △t = Ceq *0.8（Voh - Vol）/Tr ；Ceq等效电容，Tr是 10% ~ 90%沿时间。

5、电源的采样电阻不能过大，采样电阻的电流要远大于采样FB脚的漏电流，否则输出电压会偏高。

6、动态功耗 Pd = C * Vcc * Vcc * f * Nsw；（C：门电容；Vcc：供电；f：频率；Nsw： 同时翻转门数量），动态功耗几乎不随温度变化。

8、静态功耗随温度升高呈指数性上升，温度每升20℃，静态功耗翻一倍；测量静态功耗时，需要复位芯片和断开时钟芯片。

9、时钟供电、PLL电源、模拟电源可采用磁珠 + 电容 方式滤波，磁珠要选用 300欧 以上交流阻抗 ， 电容选用10uf + 100nf组合（相差100倍），PCB布局时，小电容靠近芯片管脚

10、芯片的数字接口的IO电源供电 一般不需要 加 磁珠

11、原则上芯片的每个供电管脚处，都要放置一个小电容，如果两个引脚靠的很近，可以考虑共用一颗小电容，如果要三个管脚共用一颗小电容，必须PI仿真通过才能行。

12、芯片滤波电容选取，遵循LC低通滤波公式： f = 1/（2π sqr（LC）），其中L = 电容走线电感0.2-0.9nH（典型0.5nH） + 电容ESL电感0.8nH。

13、单个电容滤波频点差不多为 1 / C，如100nf，对应频点10MHz。

14、电源滤波目的：给器件的电平尽量平稳，保证芯片的电压波动足够小，为此就要为器件提供足够低回路阻抗 （回路阻抗 Z <= △V / △I）

15、高频滤波电容封装 和 容量的取舍：
①尽量选小封装。
②同样封装下，尽量选容量最大的
③使用更多的同一容量的电容，方便控制谐振点。

16、不同电容并联谐振，源于两个LC并联，在谐振频率点阻抗无限大。
①两个并联电容容值差别越大，并联谐振时，阻抗越大；通常大小电容为100倍关系；
②两个并联电容容值越小，并联谐振时阻抗越大；
③两种或多种不同电容并联滤波，都可能产生并联谐振

【注】：避免以下错误情况：①10uf 钽电容 + 1nf 陶瓷电容 （×）
②1uf陶瓷电容 + 1nf陶瓷电容 （×）
③0.01uf陶瓷电容 + 560pf或更小的陶瓷电容

为了解决并联谐振问题，需要在谐振点加中间电容，如10nf或1uf

17、滤波电容对比：
①铝电容：工作频率在 < 几百KHz 下，普通的铝电容容易长期挥发失效，需要考虑高温寿命，建议选用Polymer铝电容
（温度好，ESR更小，100KHz ~ 10MHz）；
②钽电容：工作频率：几百KHz ~ 数MHz，普通电容易爆易燃，至少要电压降额一半，建议选用Polymer钽电容
③陶瓷电容：工作频率 > 数MHz，易受温度或应力冲击裂纹失效，注意不要放在板边等应力区。

18、滤波电容选型：
10MHz以下–0.1uf；
10MHz到50MHz–0.1uf~0.01uf；
50MHz到100MHz–0.1uf + 0.01uf + 0.001uf；
100MHz以上–0.1uf + 0.01uf + 0.001uf + 560pf；
再高频率时，采用磁珠的内电源平面处理，利用PCB电源与地平面之间的寄生电容。

19、旁路电容：作为高频旁路器件来减小对电源模块的瞬态电流要求；旁路把输入信号中的干扰作为滤波对象（铝电解电容、钽电容10uf - 470uf）
去耦电容：提供一个局部的直流电源，以减少开关噪声在板上的传播和将信号噪声引导入地，去耦把输出信号的干扰作为滤波对象（陶瓷电容）