- CORTEXM基于AMBA总线,对于M3与M4使用AHB Lite,而APB协议用作PPB
- CODE存储器区域采用独立的总线,分为D-CODE与I-CODE总线分别访问数据和指令,栈访问和读取程序映像中的向量表可以同时执行。
- 总线接口可插入等待状态,以便高速处理器访问低速外设。
- 一般来说,ARM7 ARM9 ARM10只支持对齐传输,CORTEXM3 M4支持非对齐传输(个别指令除外),实际上,在电路实现层,ARM会将其转换为多次对齐传输。编译器大多数时间不会产生非对齐传输,除非出现了以下操作:直接操作指针、包含非对齐数据的数据结构增加“pack”属性、内联/嵌入汇编代码。
- 位段操作除了能简化代码外,由于其操作的原子性,可避免多任务操作同一位置时出现的数据值异常。
《ARM Cortex-M3与Cortex-M4权威指南》第6章笔记
最新推荐文章于 2025-04-21 13:58:41 发布