cuff_link的博客

原创 modelsim出现错误error loading design

原来是原文件jifeiqi.v中定义的reset复位信号与testbench中定义的复位信号不一致（我写成了rst），将testbench中的rst改为reset后，再次仿真就通过了。我写了个计费器的程序，编译通过，却无法仿真testbench。在用modelsim进行仿真时，出现如标题错误。翻遍CSDN，仍然无法解决。