硬件系统工程师宝典（42）-----耦合电容如何布局？

各位同学大家好，欢迎继续做客电子工程学习圈，今天我们继续来讲这本书，硬件系统工程师宝典。

上篇我们说到了对时序有要求的系统中如何正确使用蛇形走线，可以增加信号的延时，符合系统的时序要求。今天来说说电容去耦的一些布局技巧​。

PCB设计与电源完整性

在PCB设计时，我们需要考虑电源完整性，作者说主要从电容的去耦特性和电源/地平面的去耦入手。电容的去耦要考虑去耦半径的问题，就是说小封装小电容，比如陶瓷电容要尽量靠近去耦的电源引脚放置，即去耦半径小。反之，大封装大电容，比如钽电容布局时，由于去耦半径大，可以对较大区域的电源进行有效去耦。同时，无论大小去耦电容，在PCB布局时，要均匀布置在IC的周边，使噪声流向地平面的阻抗低，保证有效的去耦。

SOP或QFP器件的去耦

高频去耦电容针对密间距的SOP或QFP器件进行去耦，如下图所示：

高密度去耦电容布局

该布局方式布局的空间少，最常用，但板厚会对电流的回流路径有影响当高频去耦电容的布局空间较大，器件密度不高时，可以采用如下图所示布局。