13、FPGA 低功耗设计：MTCMOS 与输入引脚重排序技术解析

FPGA 低功耗设计：MTCMOS 与输入引脚重排序技术解析

1. MTCMOS 技术实验结果分析

在 FPGA 设计中，MTCMOS（多阈值互补金属氧化物半导体）技术是降低泄漏功耗的重要手段。下面将对相关实验结果进行详细分析。

1.1 关键路径分布

通过对“ex5p”基准测试的关键路径分布进行研究，发现采用 T - MTCMOS 前后，关键路径数量并未增加，且最大电路延迟仅变化了 3%。延迟分布的最终形状可通过改变参数 δ 进行调整。这表明 T - MTCMOS 技术在控制关键路径和电路延迟方面具有较好的效果。

1.2 泄漏功耗节省分解

泄漏功耗节省主要由两部分组成：
- 永久关闭所有未使用的集群所节省的功耗。
- 根据活动轮廓动态开启和关闭已使用集群所节省的功耗。

不同基准测试的功耗节省情况如下表所示：
| 基准测试 | 未使用集群情况 | 功耗节省范围 |
| ---- | ---- | ---- |
| “seq” | 无未使用集群 | 7.14% - 15.23% |
| “s298” | 未使用块比例最大 | 21.06% - 40.94% |

从平均功耗节省情况来看，关闭未使用集群的平均功耗节省为 4.92%，且在所有算法组合中保持恒定。这是因为不同算法组合在打包后提供的集群数量基本相同。即使是功耗效率最低的算法组合（CAP 和 AT - VPack），已使用集群的功耗节省也几乎是未使用集群的两倍，并且随着算法效率的提高，已使用集群对总功耗节省的贡献也会增加。