15、FPGA中通过输入引脚重排序降低泄漏功耗

FPGA中通过输入引脚重排序降低泄漏功耗

1. 算法性能概述

在FPGA设计中，通过输入引脚重排序来降低泄漏功耗是一种有效的方法。有一种算法能实现平均50%的泄漏功耗节省。此外，还开发了该算法的另一个版本，在实现平均47.7%的泄漏功耗降低的同时，能使设计性能平均提高2.4%。

2. 引脚重排序与技术缩放

2.1 泄漏电流随技术缩放的变化

根据相关报告，随着技术的缩放，两种类型的泄漏电流（亚阈值泄漏电流和栅极泄漏电流）预计都会显著增加。但栅极泄漏电流的增加更为陡峭，在未来的CMOS技术中，栅极泄漏电流预计会超过亚阈值泄漏电流。