stm32时钟

原文出处：http://blog.csdn.net/chengbozhe/article/details/39852421

由于最近老师让做一个项目，要用到STM32但是考虑成本问题，决定不用外部时钟，所以在网上搜集整理了一些资料，加上自己的一些想法。

参考资料：

http://bbs.ednchina.com/BLOG_ARTICLE_3011869.HTM

http://bbs.21ic.com/icview-587714-1-1.html

[cpp]  view plain  copy

 

1. void RCC_Configuration(void)  
2. {  
3.     RCC_DeInit();//将外设 RCC寄存器重设为缺省值  
4.   
5.     RCC_HSICmd(ENABLE);//使能HSI    
6.     while(RCC_GetFlagStatus(RCC_FLAG_HSIRDY) == RESET);//等待HSI使能成功  
7.   
8.     //FLASH_PrefetchBufferCmd(FLASH_PrefetchBuffer_Enable);  
9.     //FLASH_SetLatency(FLASH_Latency_2);  
10.     //set AHB prescaler
11.     RCC_HCLKConfig(RCC_SYSCLK_Div1);   
12.     //set APB1 prescaler  
13.     RCC_PCLK1Config(RCC_HCLK_Div2);  
14.     //set APB2 prescaler
15.     RCC_PCLK2Config(RCC_HCLK_Div1);  
16.       
17.     //设置 PLL 时钟源及倍频系数  
18.     RCC_PLLConfig(RCC_PLLSource_HSI_Div2, RCC_PLLMul_2);//使能或者失能 PLL,这个参数可以取：ENABLE或者DISABLE   
19.     RCC_PLLCmd(ENABLE);//如果PLL被用于系统时钟,那么它不能被失能  
20.     //等待指定的 RCC 标志位设置成功 等待PLL初始化成功  
21.     while(RCC_GetFlagStatus(RCC_FLAG_PLLRDY) == RESET);  
22.   
23.     //设置系统时钟（SYSCLK） 设置PLL为系统时钟源  
24.     RCC_SYSCLKConfig(RCC_SYSCLKSource_PLLCLK);//选择想要的系统时钟   
25.     //等待PLL成功用作于系统时钟的时钟源  
26.     //  0x00：HSI 作为系统时钟   
27.     //  0x04：HSE作为系统时钟   
28.     //  0x08：PLL作为系统时钟    
29.     while(RCC_GetSYSCLKSource() != 0x08);//需与被选择的系统时钟对应起来，RCC_SYSCLKSource_PLL  
30.   
31.   
32. }  

补充一点：

由图可以看出系统时钟的供给可以有3种方式，HSI，HSE，PLL。如果选用内部时钟作为系统时钟，其倍频达不到72Mhz，最多也就8Mhz/2*16 = 64Mhz。AHB分频器输出的时钟送给5大模块作用

  ①送给 AHB 总线、内核、内存和 DMA 使用的 HCLK 时钟；

       ②通过 8 分频后送给 Cortex 的系统定时器时钟STCLK；

       ③直接送给 Cortex 的空闲运行时钟 FCLK ；

       ④送给 APB1 分频器。 APB1 分频器可以选择 1 、 2 、 4 、 8 、 16 分频，其输出一路供 APB1 外设使用（PCLK1 ，最大频率 36MHz ），另一路送给定时器 (Timer)2 、 3 、 4 倍频器使用。该倍频器根据PCLK1的分频值自动选择 1 或者 2 倍频，时钟输出供定时器 2 、 3 、 4 使用。

       ⑤送给 APB2 分频器。 APB2 分频器可以选择 1 、 2 、 4 、 8 、 16 分频，其输出一路供 APB2 外设使用（PCLK2 ，最大频率 72MHz ），另外一路送给定时器 (Timer)1 倍频使用。该倍频器根据PCLK2的分频值自动选择1 或 2 倍频，时钟输出供定时器 1 使用。另外 APB2 分频器还有一路输出供 ADC 分频器使用，分频后送给 ADC 模块使用。 ADC 分频器可选择为 2 、 4 、 6 、 8 分频。

需要注意的是定时器的倍频器，当 APB 的分频为 1 时，它的倍频值为 1 ，否则它的倍频值就为 2 。