Serdes系列总结——Xilinx serdes IP使用（二）——10G serdes

最新推荐文章于 2025-06-26 09:13:00 发布
最新推荐文章于 2025-06-26 09:13:00 发布
阅读量8.9k 收藏 29
点赞数 10
CC 4.0 BY-SA版权
分类专栏： SERDES 文章标签： fpga
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/gzy0506/article/details/120804423
本文档详细介绍了在Xilinx Zynq 7035 FPGA上使用vivado 2019.2实现10.1376G 64bit 6664B编码4对Serdes的过程。内容包括IP核的详细设置，如GT Selection、Encoding and Clocking等，并提供了IP example的使用指南，强调了关键修改点，如数据接口、时钟和复位信号的处理，以及如何规避潜在问题。文章还附带了修改后的工程文件和测试结果，为实际应用提供参考。

摘要生成于 C知道 ，由 DeepSeek-R1 满血版支持， 前往体验 >

Serdes系列总结——Xilinx serdes IP使用（二）——10G serdes

器件：Xilinx zynq 7035
版本:vivado2019.2
实现：10.1376G的serdes，一个输入为64bit，输出为64bit的6664B编码的4对serdes例程，参考时钟为153.6MHz
目的：记录从仿真到上板调试的过程，方便回忆

IP核的详细设置

第一个选项卡 GT Selection
在这里插入图片描述在这里插入图片描述
第二个选项卡 GT Line Rate,RefClk Selection
在这里插入图片描述
在这里插入图片描述

了解本专栏 订阅专栏 解锁全文 超级会员免费看
Serdes系列总结——Xilinx serdes IP使用（三）——12G serdes
gzy0506的博客
10-16 7641
提示：文章写完后，目录可以自动生成，如何生成可参考右边的帮助文档 Serdes系列总结——Xilinx serdes IP使用（三）——12G serdesIP核的详细设置IPexample的使用附件 器件：Xilinx zynq zu6cg 版本:vivado2019.2 实现：12.16512G的serdes，一个输入为64bit，输出为64bit的6664B编码的4对serdes例程，参考时钟为122.88MHz 目的：记录从仿真到上板调试的过程，方便回忆 IP核的详细设置 第一个选项卡 basic
Serdes系列总结——Xilinx serdes IP使用（一）——3G serdes
gzy0506的博客
10-16 1万+
Serdes系列总结——Xilinx serdes IP使用（一）——3G serdesIP核的详细设置IP example的使用附件 器件：Xilinx zynq 7035 版本:vivado2019.2 实现：一个线速率为3.072G的，输入为20bit，输出为20bit的无协议无编码的4对serdes例程，参考时钟为153.6MHz 目的：记录从仿真到上板调试的过程，方便回忆 IP核的详细设置 第一个选项卡 GT Selection 第二个选项卡 GT Line Rate,RefClk Select
SERDES_10G.rar
10-16
https://blog.csdn.net/gzy0506/article/details/120804423 Serdes系列总结——Xilinx serdes IP使用（二）——10G serdes 的附件
什么是 SerDes？为什么高性能芯片离不开它？
最新发布
weixin_43199439的博客
06-26 1104
🎯SerDes 是连接高速芯片的“通讯大动脉”🎯减少IO、节省面积、提升抗干扰能力🎯在 PHY 层中担当核心角色，是 PCIe、MIPI、Ethernet 背后的功臣。
XILINX FPGA中的SERDES
FPGAer_QQ742875810的博客
09-27 416
serdes是xilinx fpga中的高速串行器和解串器。
xilinx 高速收发器Serdes深入研究 GTX-1
piracymonk的博客
02-22 1525
、为什么要用Serdes 传统的源同步传输，时钟和数据分离。在速率比较低时（<1000M）,没有问题。 在速率越来越高时，这样会有问题 由于传输线的时延不一致和抖动存在，接收端不能正确的采样数据，对不准眼图中点。 然后就想到了从数据里面恢复出时钟去采样数据，即CDR 这样就不存在延迟不一致的情况，有轻微的抖动也不会影响采样（恢复的时钟会随着数据一起抖动）。 二 、为什么要用8b10b,64b66b? 1 提供足够的跳变来恢复时钟 这样还有问题，收发两端必须共地，但往往很难实现。 于是采样差分
Xilinx 7系列SERDES应用
wanghui2015的博客
10-06 9494
SERDES是英文SERializer(串行器)/DESerializer(解串器)的简称。它是一种主流的时分多路复用(TDM)、点对点(P2P)的串行通信技术。即在发送端多路低速并行信号被转换成高速串行信号，经过传输媒体(光缆或铜线)，最后在接收端高速串行信号重新转换成低速并行信号。这种点对点的串行通信技术充分利用传输媒体的信道容量，减少所需的传输信道和器件引脚数目，提升信号的传输速度，从而大大降
xilinx 高速收发器Serdes深入研究
山音水月
04-11 509
Serdes系列总结——Xilinx ibert IP使用
gzy0506的博客
10-18 8880
Serdes系列总结——Xilinx ibert IP使用IP设置测试界面眼图质量的评判 IP设置 IBERT ip的设置非常简单，只要设置好serdes管脚对应的信息即可，生成的example直接是可以生成bit，上板调试的。下面以zynq 7035的GTX为例 当然有几个地方要注意下 (1)图一中的DataWidth 可选32/40。这个参数影响图三的RXOUTCLK的Frequency数值。 Frequency * DataWidth = LineRate (2) RXOUTCLK 主要是用作时
serdes系列总结_目录
gzy0506的博客
10-17 5970
serdes系列总结_目录 1、serdes的作用 serdes的作用 2、8B/10B编码、66B/64B编码、扰码 8B/10B编码、66B/64B编码、扰码 3、Xilinx serdes IP使用（一）——3G serdes 3G serdes 一个线速率为3.072G的，输入为20bit，输出为20bit的无协议无编码的4对serdes例程，参考时钟为153.6MHz 4、Xilinx serdes IP使用（二）——10G serdes 10G serdes 10.1376G的serdes，一个
xilinx 7系列GTP serdes仿真文件
11-18
xilinx 7系列 serdes GTP的仿真文件，本人仿真与实际验证通过，对做高速串行的朋友可以借鉴
Xilinx Spartan6 FPGA serdes应用指南
08-24
Xilinx官方指南，本指南详细介绍了Xilinx的Spartan6系列的serdes模块，用于连接高速ADC/DAC，包含了具体的实例，非常详细，使用serdes前必读
一步步教你如何进行Xilinx SerDes调试
10-18
FPGASERDES的应用需要考虑到板级硬件，SERDES参数和使用，应用协议等方面。由于这种复杂性，SERDES的调试工作对很多工程师来说是一个挑战。本文将描述SERDES的一般
-02-Xilinx的SerDes接口介绍【Xilinx-LVDS读写功能实现】
热门推荐
vacajk的博客
01-13 3万+
因为摄像头输出的LVDS信号速率会达到600Mbps，我们将不能够通过FPGA的I/O接口直接去读取这么高速率的信号。因此，需要使用Xilinx FPGA内的SerDes去实现高速数据的串并转换。
Xilinx关于GTX的IP核serdes仿真和使用
hy_520520的博客
12-30 1万+
摘要：本文介绍了基于Xilinx 7系列FPGA（xc7k325tfbg676-2）的GTX高速串行收发器开发实践。通过对比三种编码模式（无编码、8B/10B编码和64B/66B编码）的实现，详细分析了GTX在8Gbps速率下的数据传输机制。重点阐述了收发器的架构组成（含PCS和PMA模块）、时钟恢复原理，以及不同编码方式对数据传输稳定性的影响。通过修改Xilinx提供的示例工程，实现了自定义数据发送和接收验证，并讨论了各模式下数据对齐和错误检测的实现方法。文章还结合UG476文档，解释了GTX收发器的内部
Serdes技术与Xilinx GT概览
zyp626的博客
12-15 1251
对于芯片间高速信号传输技术，不得不提serdes以及在Xilinx在此基础上的高速收发器GT系列，下面将简要的介绍Serdes技术以及Xilinx的GT。
FPGA之JESD204B接口——总体概要 前奏
u013184273的博客
12-02 6994
在开始了解高速接口的时候，必然会涉及到SerDes，本篇博客主要是在阅读大量文献之后形成的转述和总结。serdes的知识点实际上非常多，并且很多文章论述的侧重点不一样，有的测重整体，有的着眼细节，我则综合提取，以帮助跟我一样的初学者能够初步建立对SerDes清晰的认识。 1. 简介 SerDes是Serializer/Deserializer的缩写，即串行器和解串器，顾名思义是一种将并行数据转换成串行数据发送，将接收的串行数据转换成并行数据的”器件“。对于FPGA工程师来说“串并转换”再熟悉过不过了
Intel MAX 10系列远程更新的实现
shx_1314200的博客
03-14 1896
MAX10系列远程升级简单介绍
评论 3
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

FPGA十年老鸟

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值