
SV
文章平均质量分 81
H_H_h_h99
芯片验证工程师
展开
专栏收录文章
- 默认排序
- 最新发布
- 最早发布
- 最多阅读
- 最少阅读
-
类型匹配和等效的区别
前者侧重从类型声明、结构关系角度判定,关注类型定义的“形式一致性”,后者侧重从数据表示、内容角度判定,关注类型的“数值或结构等效性”原创 2025-03-11 11:11:46 · 293 阅读 · 0 评论 -
SystemVerilog中的常量
介绍了常量类型(值参数/类型参数/局部参数等)以及初始化方式等原创 2025-03-04 16:21:51 · 1983 阅读 · 0 评论 -
SystemVerilog中的类型转换
SystemVerilog中的类型转换(Casting)允许在不同数据类型之间进行显式或隐式的值转换。通过合理使用类型转换,可增强代码的灵活性和安全性,同时需注意潜在的数据丢失或精度问题。静态转换在编译时完成,通常通过显式语法实现,适用于已知类型兼容的场景。:类对象的类型转换(如父类句柄转子类句柄)/枚举类型的转换。:避免隐式转换的潜在问题,或需要明确转换意图时。动态转换在运行时检查类型兼容性,检查数值是否越界。语法实现,强制将表达式的结果转换为指定类型。若用作函数,失败则返回0,否则返回1。原创 2025-03-04 14:51:23 · 565 阅读 · 0 评论 -
net和var的声明
net和variable的区别原创 2025-03-04 14:15:00 · 883 阅读 · 0 评论 -
SystemVerilog中的Attributes
属性是SystemVerilog中一种元数据机制,允许开发者为代码中的对象(如变量、模块、语句等)附加额外的信息。原创 2025-02-28 17:53:10 · 547 阅读 · 0 评论 -
$unit和$root小结
$unit和$root到底怎么用原创 2025-02-27 14:50:03 · 537 阅读 · 0 评论 -
仿真区域的划分与执行顺序
仿真区域是什么,为什么要划分仿真区域?原创 2025-02-27 16:00:32 · 1659 阅读 · 0 评论 -
SystemVerilog转义标识符(Escaped Identifiers)
转义标识符是SystemVerilog中一种特殊的标识符命名方式,用于突破简单标识符的字符限制原创 2025-02-28 15:32:15 · 380 阅读 · 0 评论