I2C死锁及解决方法

Frey_Liu

已于 2022-02-19 12:11:16 修改

阅读量1.8w

点赞数 20

CC 4.0 BY-SA版权

分类专栏： Hardware 文章标签：单片机嵌入式 I2C I2C死锁

于 2020-08-02 17:08:59 首次发布

本文链接：https://blog.csdn.net/helaisun/article/details/107745934

Hardware 专栏收录该内容

11 篇文章

订阅专栏

I2C总线是一种简单、双向二线制同步串行总线。主机在 SCL 线上产生时钟来传输总线上的报文，SDA 线传输每个字节必须为8位，每次传输可以发送的字节数量不受限制，每个字节后必须跟一个响应位。

I2C总线在空闲状态时，SCL与SDA均为高电平。
当I2C总线处于空闲状态情况下时，SCL为高，SDA由高到低的变化为起始信号。
当I2C总线传输完数据后，SCL为高，SDA由低变为高，这个信号为停止信号，停止信号都为主机发出。
在I2C总线数据传输中，SCL为低时SDA可以进行电平切换，SCL为高时读取SDA数据，因此要保持SDA数据在SCL为高期间的稳定。
当I2C总线发送完数据，读完数据，发送完stop信号，都要delay一会，等设备反应。

通常一些低功耗I2C设备，芯片引脚使用上拉输出即可满足与其正常数据交互，而有些则需要在总线上外加一个上拉电阻，此时相应的 I/O 配置成开漏输出，具体参见芯片手册。
I2C正常的读写时序如下图：
在这里插入图片描述

I2C死锁

I2C死锁时表现为SCL为高，SDA一直为低。
主设备复位导致的I2C死锁过程：

在I2C主设备进行读写操作的过程中，主设备在开始信号后控制SCL产生8个时钟脉冲，然后拉低SCL信号为低电平，在这个时候，从设备输出应答信号，将SDA信号拉为低电平。如果这个时候主设备异常复位，SCL就会被释放为高电平。此时，如果从设备没有复位，就会继续I2C的应答，将SDA一直拉为低电平，直到SCL变为低电平，才会结束应答信号。而对于I2C主设备来说.复位后检测SCL和SDA信号，如果发现SDA信号为低电平，则会认为I2C总线被占用，会一直等待SCL和SDA信号变为高电平。这样，I2C主设备等待从设备释放SDA信号，而同时I2C从设备又在等待主设备将SCL信号拉低以释放应答信号，两者相互等待，I2C总线进人一种死锁状态。同样，当I2C进行读操作，I2C从设备应答后输出数据，如果在这个时刻I2C主设备异常复位而此时I2C从设备输出的数据位正好为0，也会导致I2C总线进入死锁状态。

从设备：正常时序下：SDA信号是在SCL为低的状态下改变，即从应答SDA为低电平时，此时SCL应为为低电平(即从设备是先拉低SDA信号，等待主设备SCL由高变低，“取走”ACK信号后，从再释放SDA为高）。但如果此时时序被打乱，例如单片机I2C通信时突然复位，SCL突然变高，则从设备SDA一直为低，等待SCL变低。
主：SDA被从拉低，故主认为I2C总线占用，一直等待SDA变高。

I2C死锁解决方法

尽量选用带复位输人的I2C从器件。
将所有的从I2C设备的电源连接在一起，通过MOS管连接到主电源，而MOS管的导通关断由I2C主设备来实现。
在I2C从设备设计看门狗的功能。
在I2C主设备中增加I2C总线恢复程序。每次I2C主设备复位后，如果检测到SDA数据线被拉低，则控制I2C中的SCL时钟线产生9个时钟脉冲(针对8位数据的情况)，这样I2C从设备就可以完成被挂起的读操作，从死锁状态中恢复过来。这种方法有很大的局限性，因为大部分主设备的I2C模块由内置的硬件电路来实现，软件并不能够直接控制SCL信号模拟产生需要时钟脉冲。
在I2C总线上增加一个额外的总线恢复设备。这个设备监视I2C总线。当设备检测到SDA信号被拉低超过指定时间时，就在SCL总线上产生9个时钟脉冲，使I2C从设备完成读操作，从死锁状态上恢复出来。总线恢复设备需要有具有编程功能，一般可以用单片机或CPLD实现这一功能。
在I2C上串入一个具有死锁恢复的I2C缓冲器，当缓冲器检测到输出侧SDA或SCL信号被拉低30ms时，就自动断开I2C总线输人侧与输出侧的连接。并且在输出侧SCL信号上产生16个时钟脉冲来释放总线。

另外，对于有些不标准的I2C设备，只要总线上发送从机地址就会有响应。这样由于从机的错误响应，使得各个I2C总线异常，甚至钳住总线，导致 I2C 总线进人一种死锁状态。对于这样的不标准I2C设备，单独使用一个总线，避免干扰，或者单独一个独立引脚，控制电源。

对于I2C要求不高的设备最好用模拟I2C实现，控制灵活，则不会死锁！