hxh76ahei-CSDN博客

原创 2021-03-15

Xilinx 7-Series 的FFT Core 学习 1. NFFT 配置常数的取值,这个是以 log2(transform length) 的计算结果来配置的, 比如, 1024->10, 256->8 2. SCALE-SCH 每一次运算 stage 中,对于数据进行比例计算的配置,对于FFT Core 选择配置的运算结构不同有不同的配置。Pipeline Stream 结构和 Radix-4 结构的, SCALE-SCH 长度是 2*ceil(NFFT/2), 比如,transform

2021-03-15 21:29:04 317

原创 2021-03-01

8B/10B编码在PCS层和PMA层的应用 1. PCS(Physical Coding Sublayer, 物理编码子层)层的功能 1.1 PCS层在发送端的功能 a. 读取发送队列中的PDU,原始的流控PDU,用户面的流控PDU,过滤控制符 b. 对齐有效发送的Lane上的字符码流 c. 无PDU发送时在Lane上插入空闲态码流,过滤控制符 d. 完成10bit的Code Group码组编码 e. 把码组块发到PMA层 1.2 PCS层在接收端的功能 a....

2021-03-01 18:40:09 603

原创 2021-02-27

读加扰M序列公式生成有感在读JESD204B接口协议时,看到了加扰和解扰一章,英文文档中对于这个处理,用了很大的篇幅来描述,讲了串行处理如何做,并行处理如何做,我看了一会有些困,突然想验证一下自己的理解,就动手写了个代码,写着写着涉及移位寄存器的细节了,我想看看我们学过的教科书上是怎么写的.所以就拿来清华版的《通信原理》(王福昌熊兆飞黄本雄编著)中关于加扰解扰的描述看了一个,结果一看,看出疑惑来了. 在JESD204B接口协议中,推荐使用的本原多项式是 1 + X14 + X15, 而教科书中却赫.

2021-02-27 15:17:49 459

原创 2021-02-18

致敬2020,以冲刺的精神去拼搏2021 一晃春节的7天假期过完了,返回工作岗位的首日,更多的是互致新春祝福,抢微信红包.可能是习惯使然,也可能是工作强迫症,我还是打开的代码进行了一些阅读和浏览.不知不觉看完了一个模块设计的时候,让目光离开屏幕,思想开始了一点畅想.是啊,过去的一年是极其不平凡的一年,大到国家,可以说跌宕起伏,波澜壮阔,时代画卷催人奋进;小到我个人,柳暗花明,再起征程,依然有信心.那一幕幕的境象在脑海中飞驰而来,让我不得不动笔来记录过去这一年那些印象深刻的时光. 2019年底时,从某个著

2021-02-18 11:09:38 177 2

原创 2021-02-10

记述Xilinx,V9.0 Ifft Core,C模型仿真平台搭建之旅近期由于项目开发的需要,对于K7160t的Ifft Core做算法仿真,验证链路处理的正确性.很长时间没有做过FPGA项目的算法仿真了,所以也把困难想得多了一些,想从模型的搭建上入手,把算法先验证正确.可没有想到这个搭建的过程还真不容易. 1. EDA工具是Vivado 2017.4, 新建一个工程,然后选择器件为 xc7k160tfbg676-2，然后再打开 IP-catalog,选择了 FFT Core 进行例化,然后找到了生成的

2021-02-10 18:52:34 496