xilinx平台AXI总线学习（汇总篇）

读地址通道信号信号方向描述ARID主机to从机读地址ID，用来标志一组写信号ARADDR主机to从机读地址，给出一次读突发传输的读地址ARLEN主机to从机AWLEN[7:0]决定写传输的突发长度。AXI3只支持1~16次的突发传输（Burst_length=AxLEN[3:0]+1），AXI4扩展突发长度支持INCR突发类型为1~256次传输，对于其他的传输类型依然保持1~16次突发传输（Burst_Length=AxLEN[7:0]+1）。

AXI介绍什么是AXI？AXI（高级可扩展接口），是ARM AMBA的一部分；AMBA:高级微控制器总线架构；是1996年首次引入的一组微控制器总线；开放的片内互联的总线标准，能在多主机设计中实现多个控制器和外围设备之间的连接和管理。AXI三种类型AXI4(AXI4-Full)：用于高性能的存储器映射需求；（存储器映射：主机在对从机进行读写操作时，指定一个目标地址，这个地址对应系统存储空间的地址，表示对该空间进行读写操作）；AXI4-Lite：简化版的AXI4接口。

本文介绍了ZYNQ中AXI总线的基本概念与应用。AXI(Advanced eXtensible Interface)是ARM提出的总线协议，分为AXI4、AXI4-Lite和AXI4-Stream三种类型，分别对应高性能地址映射、轻量级单次传输和高速流数据传输。ZYNQ提供了GP、HP和ACP三种AXI接口，用于连接PS和PL端。文章详细解析了AXI协议的五通道分离机制及其高效性，并通过代码示例展示了AXI4-Lite的读写操作过程，包括寄存器写入和数据读取的实现原理。

AXI接口的两种类型： stream 流 Memory Mapped 存储映射 AXI Stream Interface 1、数据流应用 2、最基本的一个写通道 主机向从机写数据，从机先发送READY信号，表示已经准备好接收数据，主机向从机发送VALID信号，表示有效发送 AXI Memory Mapped Interface（Channels） AXI 存储映射接口（通道） 读操作： 主机对从机进行读操作，需要让主机知道读数据的地址 read address .

本文转载自FPGA之家 12.1前言 ZYNQ拥有ARM+FPGA这个神奇的架构，那么ARM和FPGA究竟是如何进行通信的呢？本章通过剖析AXI总线源码，来一探其中的秘密。 12.2AXI总线与ZYNQ的关系 AXI（Advanced eXtensible Interface）本是由ARM公司提出的一种总线协议，Xilinx从6系列的FPGA开始对AXI总线提供支持，此时AXI已经发展到...

1 ZYNQ-7000与AXI 1.1 AXI总线概述 1.1.1 三种类型 ZYNQ支持AXI4-Lite，AXI4和AXI4-Stream三种AXI（Advanced eXtensible Interface）总线协议。 AXI4：主要面向高性能地址映射通信的需求，是面向地址映射的接口，允许最大 256 轮的数据突发传输。 AXI4-Lite：是一个轻量级的地址映射单次传输接口，占用很少的逻辑单元。 AXI4-Stream：面向高速流数据传输；去掉了地址项，允许无限制的数据突发 传输规模。 1.1.

自定义带AXI接口的IP核

多看一些example design之后，你就会发现都是熟悉的配方~

使用SRIO IP核必须掌握的基础知识！ 理解了这篇，剩下的只是代码罢了。

ZYNQ的PS部分是有一个GP接口，32 Bit 的AXI master接口，默认是打开的，如果双击绿框可以看到是打开的。固定的IO，这里说的是ZYNQ PS最小系统就有的IO。比如说MIO，DDR，PS复位，PS时钟等。如果尝试的吧AXI GPIO 从接口和ZYNQ的主接口连接的时候，ViVado会提示无法连接。M_AXI_GP0 就是AXI的主机接口，M_AXI_GP0_ACKL是主机接口的时钟。接下来就是把复位连接在一起，就接到PS-PL的复位信号上，时钟都接到PS-PL时钟上来。

1，axi4基础知识 axi（advanced extensible interface）高级可扩展总线接口是一种总线，是ARM公司提出的AMBA（advanced microcontroller bus architecture）高级微控制器总线结构协议中的一部分，它是一种高性能、高带宽、低延迟片内总线结构。axi4协议可百度IHI0022G，然后找资源下载。axi总线有5个独立的事物通道（transaction channel），写结构包含3个通道，为写地址通道AW，写通道W，写响应通...

在系列FPGA及其有关IP核中，经常见到AXI总线接口，AXI总线又分为三种：AXI-Lite，AXI-Full以及AXI-Stream，其中AXI-Lite和AXI-Full都是基于memory map的形式实现数据传输（即包括地址总线），而AXI-Stream是以数据流的形式传输，无地址。其中AXI-Lite是AXI-Full的简化版，适合小批量的数据传输，常用来进行命令的传输，的初始化等。AXI-Full则适用于大批量，高性能的数据传输。