基础轮询仲裁器实现：从原理到代码

四源轮询仲裁器是一种用于多个设备共享一个总线的仲裁方式，其原理是依次轮询每个设备，让其判断是否需要访问总线。以下是一个简单的四源轮询仲裁器的 Verilog 实现。 ```verilog module arbiter( input [3:0] req, // 请求信号，每个位表示一个设备的请求 output reg [1:0] grant // 授予信号，两个位表示授予总线的设备编号 ); // 初始状态下授予总线的设备编号为 0 reg [1:0] current_grant = 2'b00; // 轮询计数器，用于记录当前正在轮询的设备编号 reg [1:0] counter = 2'b00; always @(*) begin // 如果当前正在轮询的设备有请求，则将授予信号设置为该设备编号 if (req[counter]) begin current_grant = counter; end // 轮询计数器加 1 counter = (counter + 1) % 4; end // 将授予信号输出 assign grant = current_grant; endmodule ``` 上述代码中，`req` 输入信号表示每个设备的请求，其中 `req[0]` 表示设备 0 的请求，`req[1]` 表示设备 1 的请求，以此类推。`grant` 输出信号表示授予总线的设备编号，其中 `grant[0]` 表示授予设备 0 使用总线，`grant[1]` 表示授予设备 1 使用总线。 在 `always` 块中，使用一个计数器 `counter` 来轮询每个设备的请求。如果当前正在轮询的设备有请求，则将授予信号设置为该设备编号；否则，继续轮询下一个设备。 最后，将授予信号输出即可。