PCB科普之布线与布局20条核心规则

一、隔离设计：强弱电要分开

1. 强弱电流隔离
   • 规则：大电流（＞1A）与小信号线路间距≥3mm，避免磁场干扰。

   • 案例：某电源模块因未隔离大电流路径，导致相邻传感器信号漂移，整改后间距增至5mm，问题解决。

2. 高低频隔离
   • 规则：高频电路（＞100MHz）与低频电路间距≥20mil，或用地平面分割。

   • 操作：Wi-Fi模块与MCU之间设置隔离带，填充0.5mm宽地线。

3. 数字模拟隔离
   • 规则：模拟地与数字地单点接地，电源入口处并联1-2nF电容。

   • 参数：电容容值按公式C=ΔI×Δt计算，典型值1nF（Δt=1μs时）。

二、晶振与高频电路布局

1. 晶振放置原则
   • 距离：晶振距IC引脚≤10mm，走线宽度≥0.3mm。

   • 接地：晶振外壳必须接地，且周围环绕接地过孔（间距≤5mm）。

2. 时钟信号处理
   • 布线：时钟线优先走内层，表层用GND包围，减少辐射。

   • 连接器设计：连接器插针周围布满接地针，形成屏蔽环（如8针连接器配6接地针）。

三、电源与地线设计

1. 电源完整性优化
   • 分层策略：电源层与地平面相邻，间距≤0.2mm，降低阻抗。

   • 电流路径：大电流路径走直线，避免直角转弯（转弯半径≥2倍线宽）。

2. 地平面分割
   • 模拟地处理：模拟地单独成区，与数字地通过0Ω电阻或磁珠连接。

   • 案例：某ADC芯片因模拟地受数字噪声干扰，整改后地平面分割，信噪比提升20dB。

四、多层板设计要点

1. 层叠结构规划
   • 推荐方案：Top-Layer（信号）-GND-Power-GND-Bottom-Layer（信号）。

   • 电源层厚度：电源层铜厚≥2oz（70μm），降低压降。

2. 信号层布局
   • 高速信号层：优先靠近地平面，减少信号反射。

   • 敏感信号保护：差分线两侧包地，间距≥3倍线宽。

五、信号完整性优化

1. 环路面积控制
   • 规则：关键信号环路面积≤20mm²，使用双绞线缩短环路。

   • 工具：捷配PCB提供自动DRC检测，实时提示环路面积超标。

2. 抗干扰措施
   • 线间距：干扰源与敏感线间距≥2倍线宽，或垂直交叉。

   • 屏蔽线应用：高速信号线包覆屏蔽层，接地端每50mm接一次地。

PCB设计是理论与实践的结合，从隔离规则到高频优化，每一步都需严谨把控。