RFSOC 49dr 开发板，支持12收5发

基于RFSOC49DR-16收16发 PCIE4.0 X8 射频采集卡是是一套无线电射频数据采样转换开发板及配套开发平台，该开发板包括：SOM 核心板和底板。其中 SOM 核心板是一个最小系统，包括 AMD 公司的Zynq UltraScale+RFSOC 第 3 代系列 XCZU49DR-2FFVF1760I FPGA、时钟、电源、内存以及 Flash。

采用FDW复旦微电子FMZQ28DR-RFSoC处理器，兼容Gen1 ZU28/27、Gen3 ZU48/47DR RFSoC，拥有8个RF-ADC、8个RF-DAC通道。提供完整的应用示例源代码和性能分析工具， 主要用于小尺寸、低功耗、实时处理RF系统的快速集成与应用部署，缩短产品开发周期。

ADC主要软件工作量在于完成芯片校准的处理，主要是FS/N的特殊点校准。

RFSOC49DR_COME模块

基于 AMD Zyng UltraScale+ RFSoC 架构设计，专为高性能射频信号处理与实时控制场景优化

首先肯定要有我们的主角RFSOC 47DR开发板，使用网线连接开发板的j6标号RJ45网口与主机上的网口，使用烧写好的SD卡插入到开发板中，烧写SD卡的镜像img文件需要购买开发板提供，里面跑的是petalinux系统。python虚拟环境配置成功后，进入casperfpga文件夹，此文件购买开发板提供。第二步，创建python虚拟环境，首先创建一个保存虚拟环境的文件夹，例如我这里创建的文件夹名称为env2a，再使用virturalenv命令创建python的虚拟环境，并安装在env2a文件夹中。

使用方法如下所示，在plot_spec_m.py 后跟随的输入参数为ADC通道号，我上面接入的是ADC通道2，所以后面的参数为2。本章内容将介绍如何使用RFSOC 47DR 进行ADC输入采样测试，我们这边提供三个ADC输入采样的python程序，实现8路通道的ADC采样解析数据，并且在时域与频域上显示出示波器与频谱仪的效果。如下图所示，我使用的是100M输入，接到ADC2，可以看到绿色代表的是ADC通道2，其他通道没有输入，幅度几乎为0。运行截图如下所示，上面8个为时域波形，下面8个表示频域的频谱。

RFSOC数模混合信号处理卡，采用 Xilinx ZYNQ UltraScale+ RFSoC ZU27DR，实现了8路 ADC和8路DAC 端口，并支持外部同源参考时钟。对外J30J上支持27路双向GPIO、2组RS422、1组RS485、2组Uart以及1个千兆网口，ADC最高采样率 4.096GSPS 和DAC最高采样率 6.5536 GSPS；升级为47DR后，ADC采样率最高可达5GSPS以上，分辨率14bit。相比分立的ADC和DAC传统方式，此方式集成在一起，省去了LVDS/204B接口，且无

RFSOC数模混合信号处理卡，采用 Xilinx ZYNQ UltraScale+ RFSoC 27DR或47DR，实现了8路 ADC和8路DAC 端口，并支持外部同源参考时钟。对外J30J上支持27路双向GPIO、2组RS422、1组RS485、2组Uart以及1个千兆网口，27DR ADC最高采样率 4.096GSPS 和DAC最高采样率 6.5536 GSPS； 47DR的ADC采样率最高可达5GSPS、DAC最高采样率 9.8 GSPS，分辨率14bit。相比分立的ADC和DAC传统方式，此方式集成

FULL NDI和NDI HX各有特点，选择合适的技术方案取决于实际应用需求。在高性能、低延迟的场景中，FULL NDI基于FPGA的方案表现更佳；而在带宽有限、需要高压缩比的情况下，NDI HX通过H.264/H.265编解码能够提供良好的解决方案。Xilinx MPSoC可以同时实现FULL NDI和NDI HX，但是稳定性方面还需要更深入底层及大量的稳定性测试才好，在这方面博主趟过很多的坑，在开发过程中，开发者需要关注带宽需求、延迟控制和硬件资源配置，以确保实现最佳的性能和稳定性。

在FPGA中，组合逻辑是哪些没有触发器作为存储单元的电路。LUT查找表就是组合逻辑电路，无时钟信号参与。加法器，逻辑门，多路选择器，译码器。输出依赖于当前输入，还依赖于过去。触发器，寄存器，计数器，状态机。

在 Verilog 中，generate和for是实现参数化设计和模块实例化复用的重要工具，尤其在需要根据参数动态生成逻辑时非常有用。

FPGA实现Aurora 8B10B数据回环传输，基于GTP高速收发器，提供6套工程源码和技术支持

本文介绍了FPGA与PC间串口通信的实现方法，通过PDS软件在线调试工具验证数据传输准确性，并控制开发板LED显示。实验采用MES2L676-100HP开发板，详细讲解了串口协议原理、数据收发模块设计（包括波特率计算、状态机实现）以及在线调试工具Fabric的使用流程。重点分析了发送模块的4状态转换（空闲、起始、数据、停止）和接收模块的中心采样技术，最终通过串口助手发送16进制数据成功控制LED亮灭，验证了设计的正确性。

PCIE044 是一款基于 PCIe x8 总线架构的 JFM7VX690T 全国产化 FPGA 开发套件，该套件搭载 1 个 JFM7VX690T 核心模块，通过板对板高速连接器将 690T FPGA 的高速接口资源、LVDS 低速接口资源连接至底板，可以在底板扩展不同的接口，以便快速搭建起基于国产化 690T FPGA 的信号处理与验证平台。

本文介绍了基于MES2L676-100HP开发板的HDMI回环实验。实验采用宏晶微MS7200接收芯片和MS7210发送芯片，支持HDMI1.4b标准，最高支持4K@30Hz分辨率。详细说明了显示原理、像素点扫描方式及RGB888色彩格式，并给出了IIC配置接口的时序协议。通过FPGA编程实现对芯片的初始化配置，将HDMI输入信号解码后重新编码输出。实验结果表明，系统成功实现了视频信号的完整回环传输，但在YCbCr444格式输入时会出现色彩偏差问题。该方案为HDMI视频处理提供了完整参考实现。