makefile使用说明

MAKEFILE文件使用说明： Make shell下执行make，查找文件的顺序如下GNUmakefile => makefile => Makefile，通常情况都是用Makefile来命名 make -f xxx ，-f是指定文件名 make 默认执行Makefile的第一个目标 make 后面的参数可以给文件里面的变量赋值，如make T...

一、背景 一般来说，无论是 C、 C++，首先要把源文件编译成中间代码文件，在 Windows 下也就是 .obj 文件， UNIX 下是 .o 文件，即 Object File，这个动作叫做编译（compile）。然后再把大量的 Object File 合成执行文件，这个动作叫作链接（link）。编译时，编译器需要的是语法的正确，函数与变量的声明的正确。通常是你需要告诉编译器头文件的所在位置（头文件中应该只是声明，而定义应该放在 C/C++文件中），只要所有的语法正确，编译器就可以编译出中间目标文件。一

原文链接：http://bbs.chinaunix.net/viewthread.php?tid=408225这里有其他关于“Linux下的C编程基础”的章节（gcc、makefile、autotools、vi等）：http://book.csdn.net/bookfiles/132/第一部分 概述 —— 什么是makefile？或许很多Winodws的程序员都不知道这个东西，因为那些Wind

make命令执行时，需要一个 makefile 文件，以告诉make命令如何去编译和链接程序。 首先，我们用一个示例来说明makefile的书写规则。以便给大家一个感性认识。这个示例来源于gnu的make使用手册，在这个示例中，我们的工程有8个c文件，和3个头文件，我们要写一个makefile来告诉make命令如何编译和链接这几个文件。我们的规则是： 1）如果这个工程没有编译过，那么我们的所有c文

转载自：http://bbs.chinaunix.net/viewthread.php?tid=408225作者：陈皓一、Makefile里有什么？ Makefile里主要包含了五个东西：显式规则、隐晦规则、变量定义、文件指示和注释。 1、显式规则。显式规则说明了，如何生成一个或多的的目标文件。这是由Makefile的书写者明显指出，要生成的文件，文件的依赖文件，生成的命令。 2、隐晦规则。

一、初识makefile 想要掌握makefile，首先需要了解两个概念，⼀个是⽬标（target），另⼀个就是依赖（dependency）。⽬标就是指要⼲什么，或说运⾏ make 后⽣成什么，⽽依赖是告诉 make 如何去做以实现⽬标。在 Makefile 中，⽬标和依赖是通过规则（rule）来表达的。 （一）、目标 首次编写makefile all: echo "Hello world" 上面Makefile 中的 all 就是我们 的⽬标，⽬标放在‘：’的前⾯，其

make命令执行时，需要一个 Makefile 文件，以告诉make命令需要怎么样的去编译和链接程序。 首先，我们用一个示例来说明Makefile的书写规则。以便给大家一个感兴认识。这个示例来源于GNU的make使用手册，在这个示例中，我们的工程有8个C文件，和3个头文件，我们要写一个Makefile来告诉make命令如何编译和链接这几个文件。我们的规则是： 1）如果这个工程没有编译过，那

1.关于编译和链接 一般来说，无论是C、C++，首先要把源文件编译成中间代码文件，在Windows下也就是.obj文件，UNIX下是.o文件，即Object File，这个动作叫做编译（compile）。然后再把大量的Object File合成执行文件，这个动作叫作链接（link）。 也就是源文件（.c 文件或者.cpp文件）首先会生成中间目标文件，再由中间目...

【Linux】 Makefile

在Makefile中，自动化变量是一组特殊的变量，它们在执行规则时会自动被设置为相应的值。这些自动化变量可以帮助我们在规则中引用与当前规则相关的文件名、目录名等信息。以下是常用的自动化变量：- $@：代表当前规则的目标文件名。- $