vivado ILA的 使用

在FPGA设计上板过程中，如果出现问题难以定位具体问题的位置和原因，要观察一些信号的波形，可以使用ILA来捕获关键信号，以便分析问题并快速定位其原因。ILA（Integrated Logic Analyzer），集成逻辑分析仪，与Quqartus 中的 SignalTap II 作用类似。

在FPGA开发和调试过程中，及时准确地捕捉和分析信号状态对于确保设计质量至关重要。Xilinx Vivado设计套件中内置的集成逻辑分析仪（ILA）是实现这一目标的利器。ILA作为一种硬件调试工具，可以在硬件中实时监测信号，从而使得开发者能够深入了解FPGA运行时的信号状态和行为。Vivado调试工具集成了多种调试功能，包括内置的逻辑分析仪（ILA）、虚拟输入输出（VIO）、存储器内容检查器（MIG）等。这些工具使得FPGA设计的调试变得更加高效和直观。

[VIVADO] 集成逻辑分析仪(ILA)的4种使用方法

在FPGA的开发中，当完成代码设计后，为了验证代码的准确性和各种不同条件下的可靠性，往往需要优先想到通过逻辑仿真进行相关验证。使用逻辑仿真进行验证虽然可以周密的考虑给出不同输入条件下的输出结果或交互结果，但是也其相对局限性：使用仿真需要设计人员写testbench代码，从而增加代码的书写量，随之而产生提高验证工作的门槛和排除错误的工作量等一些列问题。

ILA集成逻辑分析仪

Vivado中的ILA（Integrated Logic Analyzer）即集成逻辑分析仪，是一种在线调试工具。ILA允许用户在FPGA上执行系统内的调试，通过实时抓取内部数字信号的波形，帮助我们分析逻辑错误的原因，从而更有效地进行debug。

当使用综合后的网表作为debug目标时，在综合设置中需要将flatten_hierarchy设置为none或者rebuild。none：完全不考虑多个层次间的综合优化，按照RTL设计的层级方式进行综合。这样的好处是可以防止要观测的信号被综合器用其他名称的信号等效实现，我们找不到。 对于使用HDL方式插入ILA的设计，首先需要将相应的信号使用mark_debug进行声明。但是vivado更推荐我们使用综合后的网表文件进行debug的设计，有如下三种方式插入待测信号： 在插入完毕信号之后，还需要对de..

链接一 链接二

RTL设计 在RTL设计中，将想要抓取的信号前加上：(*KEEP = "TRUE"*) reg led_reg02; 例如，本例中需要抓取的信号是led_reg02； ILA核的生成及例化 之后生成一个ILA核，如下： 点击OK，生成ILA核完毕。之后在程序中例化ILA核： 给出例化程序部分： ila_0 ila_sysclk ( ...

1.在IP核中找到ILA2.General Options（常规选项）主要有如下三部分：1.Monitor Type：ILA 探针接口类型设置，ILA 探针接口有两种类型，Native 与 AXI。Native 是普通接口模式；AXI 是 AXI 接口模式，用于调试 AXI 接口信号。Native 通常是用来测量电平或一定位宽信号，AXI 就比较明显了直接测量 AXI 总线的信号。这里主要测试 led 信号，所以只需要用 Native 模式。

ILA可以加在代码里使用，也可以加在网表里使用。在这里举例加在代码中使用，硬件平台：Xilinx AX7020 1.打开vivado，新建项目（选择对应的芯片型号） 2.添加源文件，编写RTL代码 `timescale 1ns / 1ps ////////////////////////////////////////////////////////////////////////////...

vivado 使用 ILA 默认仪表板