数字后端PR过程中useful skew

lfx112146

于 2025-08-01 14:43:33 发布

阅读量604

点赞数 18

CC 4.0 BY-SA版权

文章标签：数字后端数字IC 数字芯片设计

在数字IC后端物理设计（Place & Route, P&R）阶段，Useful Skew（有用偏移）是一种通过主动引入可控的时钟偏移来优化时序的关键技术。其核心目的是在不违反时序约束的前提下，利用时钟路径的延迟差异来平衡数据路径的时序，从而提升设计性能或修复违例。

关键路径优化：
在传统设计中，时钟树综合（CTS）会尽量减小所有寄存器的时钟偏斜（Zero Skew），但某些情况下，刻意增加某些寄存器的时钟延迟可以：
- 缓解Setup违例：让数据路径较长的寄存器提前捕获数据（增加上游寄存器的时钟延迟）。
- 缓解Hold违例：让数据路径较短的寄存器延迟捕获数据（增加下游寄存器的时钟延迟）。

最大化时钟频率：
通过调整时钟偏移，平衡关键路径与非关键路径的时序裕量，允许更高的时钟频率。
示例：
- 关键路径延迟：1.2ns（周期1.5ns），非关键路径延迟：1.0ns。
- 对关键路径的寄存器引入0.2ns的时钟延迟，使两者均满足时序。

工具支持：
现代CTS工具（如Cadence Innovus、Synopsys ICC2）支持自动插入Useful Skew：
```
set_clock_tree_options -useful_skew true
```

手动约束：
对特定寄存器设置目标偏移：

set_clock_latency -source 0.3 [get_clocks CLK] -rise [get_pins FF1/CK]  ; # 增加FF1的时钟延迟

延迟单元插入：
在时钟路径上插入缓冲器（Buffer）或延迟链（Delay Line），精确控制时钟到达时间。
示例：
```
Clock Source → BUF1 (0.1ns) → FF1/CK  
             → BUF2 (0.3ns) → FF2/CK  ; # 对FF2引入0.2ns的有用偏移
```

场景	Useful Skew的作用
Setup违例修复	增加发射寄存器（Launch FF）的时钟延迟，等效延长数据到达时间。
Hold违例修复	增加捕获寄存器（Capture FF）的时钟延迟，等效缩短数据到达时间。
时钟频率提升	平衡关键路径与非关键路径的时序裕量，允许更高频率。

问题	原因与解决方案
时钟树复杂度增加	非均匀时钟延迟可能导致时钟树难以收敛，需严格约束最大偏移范围。
跨时钟域风险	若有用偏移跨时钟域（CDC），需额外验证同步电路的可靠性（如FIFO指针同步）。
测试模式（DFT）影响	扫描链的时钟偏移可能影响测试覆盖率，需在DFT阶段重新平衡时钟。
信号完整性（SI）问题	时钟路径延迟差异可能加剧串扰，需在布线后验证时钟网络的噪声容限。

set_clock_uncertainty -useful_skew 0.2 [get_clocks CLK]  ; # 限制有用偏移≤0.2ns

约束示例：

set_operating_conditions -max "SS_0.99V_125C" -min "FF_1.21V_-40C"

set_clock_groups -asynchronous -group {CLK1} -group {CLK2}