静态时序分析知识点

1、 什么是STA？
静态时序分析，不需要动态仿真

2、 什么是setup time ？
在时钟边沿到来之前数据稳定的时间

3、 什么是hold time ?
在时钟边沿到来之后数据保持稳定的时间

4、 什么是arrival time ?
在 data path上数据到达的时间

5、 什么是required time ?
在clock path上时钟到达的时间

6、 什么是slack ？
required time和arrival time之间的差

7、 STA中有哪些data path?

input 2 reg
reg 2 reg
reg 2 output
input 2 output

8、 有哪些timing constraints exceptions?
false path 、multi cycle path 、min/max path

9、 什么是clock latency ?
从时钟源（clock source）到触发器clock pin的延时

10、什么是clock skew ?
同一个clock source到不同clock pin的延时之差

11、什么是uncertainty?
由于jitter和skew导致的时钟相对于理想位置的偏差

12、什么是cell delay或者propagation delay ?
从cell的input 到output的延时

13、什么是net delay?
从一个cell的output到下一个cell的input之间的线延时

14、什么是drive strength ?
drive strength 是描述cell对其输出端上负载电容充放电的能力。

15、什么是Clock gating ?
c