Loving_enjoy的博客

作为一名DFT（Design for Testability，可测试性设计）工程师专家，在选择测试策略时，我会综合考虑产品类型、测试需求、资源约束以及技术可行性等多个方面。作为DFT工程师专家，我将根据产品类型、测试需求、资源约束以及技术可行性等多个方面来制定和实施测试策略，以确保产品的质量和可靠性。这种方法可以提高测试效率，降低测试成本。自动化测试：编写自动化测试脚本，利用EDA工具进行自动化测试，以提高测试效率和准确性。混合模式测试：结合结构化测试和基于逻辑的测试的优点，以提高测试的全面性和准确性。

边界扫描测试是通过在内部逻辑的边界和外部引腿之间增加扫描链和测试访问端口，以串行方式传送测试激励信息并进行测试的方法。未来，边界扫描测试将更加注重测试精度、测试速度和测试效率的提升，同时还将与其他测试技术相结合，形成更加完善的测试体系。将一块PCB上所有具有边界扫描的IC中的扫描寄存器连接在一起，通过一定的测试矢量，可以发现元件是否丢失或摆放错误，同时可以检测引脚的开路和短路故障。易于集成和自动化：边界扫描测试可以与现有的测试系统集成，实现自动化测试。提高测试效率：通过串行传送测试数据，提高了测试速度。

总的来说，内建自测试（BIST）技术是一种重要的可测试性设计技术，它通过降低对ATE的依赖程度、提高错误覆盖率和缩短测试时间等优点，在半导体工业中得到了广泛的应用和发展。然而，随着电路技术的不断进步和测试需求的不断变化，BIST技术也需要不断创新和完善，以适应新的挑战和需求。BIST是在设计时在电路中植入相关功能电路，用于提供自我测试功能的技术，以此降低器件测试对自动测试设备（ATE）的依赖程度。可能存在的测试盲点：由于BIST的测试范围和测试模式有限，可能存在一些测试盲点，无法完全覆盖所有可能的故障。

综上所述，芯片的设计与制造流程是一个高度复杂且精细的过程，需要多个环节和技术的紧密配合。这一阶段需要考虑CPU、GPU、NPU、RAM、联接、接口等各个组件的协同工作，以及芯片的整体交互、功能、成本、功耗、性能、安全和可维可测性。例如，需要控制成本在什么水平，需要达到多少TOPS的AI算力，是否对功耗敏感，支持哪些联接方式，以及系统需要遵循的安全等级等。芯片设计是整个制造流程的起点，它决定了芯片的功能、性能和成本。工程师在芯片设计之初，会进行详尽的需求分析，明确芯片的用途、规格和性能表现。

它通过将电路中的普通触发器替换为具有扫描能力的扫描触发器，并将它们连在一起构成扫描链，从而实现对电路中所有节点的测试。需要掌握扫描测试的基本原理、实现方法以及测试向量的生成。在芯片设计领域，DFT（Design for Testability，可测试性设计）是一个关键的技术领域，它涉及到在芯片设计过程中加入特定的测试逻辑，以便在制造过程中检测和剔除有缺陷的芯片。总之，在芯片设计领域学习DFT需要掌握丰富的数字电路与逻辑设计知识、DFT核心技术、EDA工具与脚本编写能力，并积累实践经验。

虽然消费者对产品的轻微故障可能有一定的容忍度，但为了保证基本的用户体验和产品的可靠性，需要较高的覆盖率来筛选出大部分有制造缺陷的芯片。- 随着工艺节点的不断缩小，芯片制造过程中的不确定性增加，新的故障类型（如与工艺相关的漏电故障、近邻效应引起的故障等）可能出现。一般来说，在7nm及以下工艺节点，即使是消费类电子产品中的芯片，也可能要求DFT ATPG覆盖率达到95% - 98%，以确保在复杂的制造工艺下能够检测到更多潜在故障。- **复杂芯片（如多核处理器、高度集成的SoC）**- **汽车电子领域**