自定义博客皮肤VIP专享

*博客头图:

格式为PNG、JPG,宽度*高度大于1920*100像素,不超过2MB,主视觉建议放在右侧,请参照线上博客头图

请上传大于1920*100像素的图片!

博客底图:

图片格式为PNG、JPG,不超过1MB,可上下左右平铺至整个背景

栏目图:

图片格式为PNG、JPG,图片宽度*高度为300*38像素,不超过0.5MB

主标题颜色:

RGB颜色,例如:#AFAFAF

Hover:

RGB颜色,例如:#AFAFAF

副标题颜色:

RGB颜色,例如:#AFAFAF

自定义博客皮肤

-+
  • 博客(6)
  • 收藏
  • 关注

原创 DSM(Delta-Sigam Modulator)

在放大器的一个输入端输出一个正弦波,由于负反馈输出端输出这个放大器的两个输入的差值,通过积分器进行积分,实际上这个积分器是作为一个低通滤波器进行噪声整形(从积分器的传递函数就可以简单得出这个结论),然后通过一个比较器,也就是一位ADC与参考点电压进行比较,然后输出比较结果,也就是1或0,这里实际的作用,也就是将输入的模拟正弦波采样得到的电压转换为输出的数字信号的占空比,占空比越高,也就代表越高的输入电压。上述模型还可以用下面的模型进行等效,还可以看作是一个累加器模型,具体参考的论文中有详细的解释。

2025-06-14 17:00:12 621

原创 VCS+Verdi对门级网表进行验证

打开terminal,运行 make all 也就是运行makefile文件中的第一条命令,Verdi中的波形查看操作这里主要还是学习视频中的操作,也不复杂,故不在赘述。首先在编写的tb中加入相应的系统函数,因为verid不能产生波形文件,所以需要先利用VSC先生成对应的波形文件。通过DC综合获得.v形式的门级网表,以及对应的延时文件 .sdf以后,编写testbench,查看电路存在延时下的波形情况。不过这里的延时不太准确,只能作为参考,在布局布线后的延时与实际情况较为相符。

2025-06-03 23:17:07 1599

原创 DC (design compiler) 逻辑综合

DC综合记录

2025-05-27 14:58:17 1754

原创 将DC综合的网表文件.v导入至cadence中

本人小白,开始学习使用这些软件,存在纰漏之处希望多多包涵。

2025-05-19 19:29:20 580

原创 synopsis安装记录

主要是这个博主的https://blog.csdn.net/qq_33589780/article/details/108720685?

2025-05-12 14:10:25 378

原创 AMS的踩坑记录

一来记录自己问题解决思路,二来受获于网上的分享精神,同理以此解决问题的方法进行分析。

2025-04-28 15:35:22 1005

空空如也

空空如也

TA创建的收藏夹 TA关注的收藏夹

TA关注的人

提示
确定要删除当前文章?
取消 删除