计算机组成原理第六版第三章部分习题

教材P115→2, 6, 7, 8)]

【2】已知某64位机主存采取半导体存储器，其地址码26位，若使用4M8位的DRAM芯片组成该机所允许的最大存储空间，并选用内存条结构形式，问：

（1）若每个内存条为16M64位，共需几个内存条？

（2）每个内存条内有多少个DRAM芯片？

（3）主存共需多少个DRAM芯片？CPU如何选择各内存条？

【解】 （1）   

（2）

（3）主存共需DRAM芯片 = 片; 

 每个内存条有32个DRAM芯片，容量为16M位，需要24根地址线(A23～A0)完成内存条内部存储单元寻址。一共有4块内存条，采用2根高位地址线(A25A24)，经2:4译码器译码产生片选信号对各模块进行选择。

【6】用32K8位的E2PROM芯片设计128K16位的只读存储器，试问：

（1）数据寄存器多少位？ （2）地址寄存器多少位？

（3）共需多少个E2PROM芯片？ （4）画出此存储器组成框图.

【解】 （1）系统16位数据线，所以数据寄存器16位.

（2）系统单元数位128K，所以系统地址=，所以地址寄存器17位。

（3）所需芯片数=片。

（4）存储器组成框图如下：

【7】某机器中，已知配有一个地址空间为0000H～3FFFH的ROM区域。现在再用一个（8K8）的RAM芯片构成40K16位的RAM区域，起始地址为6000H。假设RAM芯片有和信号控制端。CPU的地址线为A15～A0，数据线为D15～D0，控制信号为（读/写）,（访存），要求：

（1）画出地址译码方案；

（2）将ROM和RAM与CPU相连。

【解】（1）地址译码方案：取CPU地址的低13位（A12～A0）与芯片片内地址线（A12～A0）相连，取CPU地址的高3位（A15～A13）经3:8译码器译码产生8根输出作为片选信号线。

【注】ROM区域地址为0000H～3FFFH，其高3位为000～001，即3:8译码器的输出0和输出1均选中ROM，所以选取输出0和1进与门后进ROM的片选信号线。

连线方案参见下图：

【8】设存储器容量为64MB，字长位64位，模块数位m = 8,分别用顺序和交叉方式进行组织。存储周期T=100ns，数据总线宽度为64位，总线周期为=50ns，求：顺序存储器和交叉存储器的带宽格式多少？

【解】 顺序存储器和交叉存储器连续读出m=8个字的信息总量为q = 64位8 = 512位；

顺序存储器和交叉存储器连续读出8个字所需的时间分别为：

 = mT = 8100ns = ；

 = T + (m-1) = 100ns +  7 = ；

顺序存储器和交叉存储器的带宽分别为：

 = q = 512( = ；

 = q = 512( = ；

第3.2节、第5次书面作业[教材P115-117→9, 12, 15, 19, 22, 24]

【9】CPU执行一段程序时，cache完成存取次数为2420次，主存完成存取次数为80次，已知cache的存取周期为40ns，主存的存储周期为240ns，求cache/主存系统的效率和平均访问时间。

【解法1】 ;    ; 

Cache/主存系统的效率：; 

平均访问时间：

【解法2】 ; 

平均访问时间：

Cache/主存系统的效率：

【11】某机器采用四体交叉存储器，今执行一段小循环程序，程序存放在存储体的连续单元中，假设每条指令的执行时间相同，而且不需要到存储器中取数据，试问下面两种情况中，程序运行的时间是否相同？

（1）循环程序有6条指令组成，重复执行80次；（2）循环程序有8条指令组成，重复执行60次；

【解】记:取指周期为T，总线传送周期为，指令执行时间为，两次程序运行时间分别为和

（1）

（1）       故不相等；

【12】一个有主存和cache组成的二级存储系统，参数定义如下：Ta为系统平均存取时间，T1为cache存取时间，T2为主存存取时间，H为cache命中率，请写出Ta与T1、T2、H之间函数关系式。

【解】 ; 

【15】假设主存容量为16M×32位，cache容量为64K×32位，主存与cache之间的每块大小为4×32位，请确定直接映射方式的有关参数，并画出主存主存地址格式。

【解】（1）块大小为4×32位，即每块有4个存储单元，块内地址位数2；

（2）cache容量为64K×32位，则cache块数=（64K×32）/（4×32）= 16K = 

（3）主存容量为16M×32位，则主存块数=（16M×32）/（4×32）= 4M = 

（4）主存容量为16M×32位，则主存组数=(16M×32)/(64K×32)= = 

所以，主存容量为16M×32位，则主存字数为16M=，主存地址24位；直接映射时，主存每组的块数=cache块数，即组内块号位数   所以，主存地址格式为：

8位组号 + 14位组内块号 + 2位块内字号

【16】下列有关存储器的描述中，正确的是（D）

A. 多级存储体系由cache、主存和虚拟存储器构成。（cache、主存和辅存）

B.存储保护的目的是：在多用户环境中，既要防止一个用户程序出错而破坏系统软件或其它用户程序，又要防止一个用户访问不是分配给他的主存区，以达到数据安全与保密的要求。（单用户环境也需要存储保护，防止用户程序出错而破坏系统软件，防止用户访问不是分配给他的主存区）

C.在虚拟存储器中，外存和主存以相同的方式工作，因此允许程序员用比主存空间大得多的外存空间编程。（主存与外存的工作方式不同，允许程序员用比主存空间大得多的虚存空间编程）

D.cache和虚拟存储器这两种存储器管理策略都利用了程序的局部性原理。

【19】某虚拟存储器采用页式存储管理，使用LRU页面替换策略。每次访问在一个时间单位内完成，页面访问序列为：1、8、1、7、8、2、7、2、1、8、3、8、2、1、3、1、7、1、3、7。已知主存只允许访问4个页面，初始状态4个页面为空，则页面失效次数是： 6 ;命中率为 1218=66.7%;

【解】采用LRU页面替换策略，页面访问过程如下：