Vivado与SDK的联合调试方法-使用ILA

本文介绍了使用Vivado ILA（集成逻辑分析器）进行ZYNQ7035+AD9268硬件调试的方法。主要内容包括：1)通过Mark Debug和ILA IP两种方式添加调试端口；2)在Block Design中配置触发控制通道；3)工程综合与Debug nets连接；4)生成XDC约束文件；5)SDK与PL联合调试流程，包括采样设置、触发条件配置和波形分析。重点说明了如何利用ILA监控AXIS总线数据和ADC采样数据，以及调试过程中的关键配置步骤。该方法可有效用于FPGA硬件调试与总线时序分析。

1.在block design中选中要debug的信号，右键选择debug。 2.重新点击Run connection automation ,可以看到，生成了system ila IP核 3.综合，综合结束后点击set up debug 4.点击find nets to add 5.选择刚刚标记的信号(mark_debug is true）,点击OK 6.添加所需信号 7.若有信号无时钟域，右键选择时钟域 8.候选捕获，触发等高级功能，选择采样深度 .

参考Miz702N手册和https://blog.csdn.net/qq_34322603/article/details/72854621 Miz702N手册给出的调试方法包括ILA和VIO，ILA又包括添加Debug Mark和插入ILA IP。 第一步，在Block Design中搭建硬件系统，并且要使能Cross Triger功能。 第二步，在Block Design中完成硬件设计后，对...

单击Documention，可查看接口相关文档说明，单击Import Examples，可导入接口相关测试例程。，在弹出的窗口中，选中GDB Debugger using Debug Test.elf on Local，单击Run，正确情况下，SecureCRT窗口将输出“Hello World”。其他接口调试可在Peripheral Drivers中找到相应接口，点击Import Examples，再根据情况修改例程中的C/C++源代码（一般情况下不需要修改或这需要少量修改），按照以上步骤调试即可。

哈哈哈，终于在组会前一天把调试搞定了，本来还愁汇报什么呢？经过我几天来不吃不喝（当然健身房还是不能落下的，hhh），总算把zynq的软硬件调试搞通了，但是这些仅仅是对付一些一般复杂性的系统，当系统变得庞大时，可能里面需要更多的调试技巧，但是掌握zynq的调试技巧对zynq的开发来说，重要性不言而喻。废话不多说，下面进入正题： 一、这是该系统的Top框图。 二、调试模型图 1，因为GP...

点击next，进入网表配置，NAME为你要观察的信号，Clock Domain为在哪个时钟域进行信号观测，选中要更改的某一行的clock domain右键，可以select clock domain，一般一个工程中的Clock Domain都设置成一样的，否则容易出错，往右拉进度条还有Driver cell，一般为默认，Probe type选Data and Trigger。建立你的工程，然后在左侧文件目录中选中工程，右键，选择debug as-Debug configuration，进入以下界面。

拿到别人的zynq工程，使用vivado2018.3和SDK进行联调。

我在前面有2篇Vivado 下的集成逻辑分析仪ILA: Vivado下的集成逻辑分析仪ILA 入门 Vivado下集成逻辑分析仪ILA入门续 但没有介绍有sdk 的情况下怎么用，当时也没用过，前几天我觉得有这需要，就找了一篇文章学习，然后做了这个实验。 参考文章是：https://www.realdigital.org/doc/c4d57104000339a55b764e5e5f21e28...

在FPGA的开发中，当完成代码设计后，为了验证代码的准确性和各种不同条件下的可靠性，往往需要优先想到通过逻辑仿真进行相关验证。使用逻辑仿真进行验证虽然可以周密的考虑给出不同输入条件下的输出结果或交互结果，但是也其相对局限性：使用仿真需要设计人员写testbench代码，从而增加代码的书写量，随之而产生提高验证工作的门槛和排除错误的工作量等一些列问题。

刚刚开始学习Zynq 7000的时候，看到别人问ILA的问题时，说是集成逻辑分析仪，我觉得这是一个好东西，我一定要学会它。 我是买了黑金的AX7010, 后来换成AC7010，开始学习Zynq 7000的，当然他的平台是Vivado 2015.4 。我一步步按照黑金的教程学习，基本掌握了Zynq 7000的开发过程，但教程只是简单提到了仿真和逻辑分析仪。所以我不断寻找Vivado 下如何仿真以及

在 Vivado下集成逻辑分析仪ILA入门 一文中带着读者走了一遍集成逻辑分析仪ILA的使用过程。当时通过Set up Debug 添加需要监控的点，间接添加了ILA， 本文介绍另外一种方法，直接添加逻辑分析仪ILA 的 IP。 这其实是我最开始看到和学习的方法，但没有做成。写完上篇文章后，反过来再看一遍，做成了实验。这个方法是 Miz702 Zynq开发教程里的学习到的。ug908-里

ZYNQ之SDK和PL端联合调试步骤和注意点1 调试步骤1.1 选择 Debug Configurations，采用 Debug 模式，点击 Debug1.2 打开 ILA，设置触发条件，然后点击运行1.3 回到 SDK 的 Debug 界面，不用设置断点，点击 Resume1.4 此时可以看到 ILA 已经触发，可以观察采集到的数据。2 注意点三级目录 1 调试步骤 1.1 选择 Debug Configurations，采用 Debug 模式，点击 Debug 1.2 打开 ILA，设置触发条件，然

文章目录1. 如何SDK和ILA联合调试2. 插入自定义IP时出现双下划线错误3. 无法正确插入IP 1. 如何SDK和ILA联合调试 SDK与ILA联合调试一定要在SDK下将比特流下载到FPGA中，而不要在vivado中下载比特流。Xilinx官方给出的解释是：由于使用PS端的时钟来接入ILA，所以要先在SDK中将比特流进行下载。 在SDK中进入debug模式，在首个断点处，在Vivado中连接目标板，此时将会进入硬件调试界面，如果没有就点击一下refresh device 2. 插入自定义IP时出现

谈谈最近使用这个vivadoSDK的感受。 是真难用！！！！！！！！！！ 难道是我不会用吗？ 遇到的问题有： 1、重新添加IP，SDK 中.mms文件不更新。 2、重新更改BSP包设置，有时候，会出错。出错了就得重复编译好几遍，才能好！（不知道大家有别的方法没有？） 3、还是BSP包，重新设置以后会出现，c盘中，有文件没有权限打开。解决的办法还是重新，编译。 这个zynq工程文件编译一遍时间那么长。我做了一个月时间。有三分之一的时间在删工程，重建工程。编译不过再编译~~~ 现在这个BSP包我.