LCD160液晶显示驱动设计（Hello word *^_^*,I am baifengqiang）

本文介绍了使用FPGA来驱动LCD1602液晶显示模块的方法，包括20ms延时设置、寄存器配置、显示模式选择等步骤，并展示了详细的Verilog代码实现，最终实现显示"I am baifengqiang"和"Hello World*^_^*"的文本。

摘要生成于 C知道，由 DeepSeek-R1 满血版支持，前往体验 >

关于LCD1602液晶的驱动显示，通过C语言来写，还是挺简单（吹个牛，主要是多年不写，忘得差不多了），就是寄存器初始状态的配置等等，在这里用FPGA来驱动，需要注意几点：

1.板卡上电之后之后，有一个15ms的延时，在此我们设置20ms，利用计数器可以完成。

2.寄存器的配置，首先确定是8bit模式还是4bit模式，在此，我们选择第一种，另外还需配置屏幕是1行显示或者2行显示，在此我们选择第二种，综上所述，按照LCD1602的datasheet可知配置成8'h38。

3.关闭LCD1602，必须先关闭，后面才能驱动，那么配置成8'h08。

4.重置DDRAM中的数据，配置寄存器位8'h01。

5.设置显示模式，配置为8'h06。

6.前面设置了关闭模式，这里打开显示模式，配置为8'h0c。

7.给第一行显示数据的初始地址，80h。

8.输入第一行显示的字符。

9.输入第二行显示字符的首地址，c0h。

10.输入第二行显示字符。

具体代码如下:

/*************************************************
* Module Name : lcd1602_driver
* Engineer : Bai fengqiang
* Target Device : EP2C8Q208C8
* Tool versions : Quartus II 13.1
* Create Date : 2017-7-12
* Revision : v1.0
* Description :
**************************************************/
module lcd_1602_design
(
input clk,
input rst_n,

output lcd_en, // lcd enable
output reg lcd_rs, // record,statement
output lcd_rw,
output reg [7:0] lcd_data,
output reg [9:0] delay_20ms_cnt,
output delay_done,
output lcd_write_flag,
output reg [6:0] delay_cnt2

);

parameter [127:0] line_rom1 = "I am baifengqiang";
parameter [127:0] line_rom2 = "Hello World*^_^*";

//--------------------------------------延时20ms计数，因为上电之后系统需要稳定至少15ms

parameter delay_20ms=10'd1000;

always @ (posedge clk or negedge rst_n)
begin
if(!rst_n)
delay_20ms_cnt <= 0;
else
begin
if(delay_20ms_cnt<delay_20ms)
delay_20ms_cnt<=delay_20ms_cnt+1;
else
delay_