408考研逐题详解：2010年第15题——存储器扩展-CSDN博客

本文链接：https://blog.csdn.net/qiwsir/article/details/149124205

2010年第15题

假定用若干 2K×4 位的芯片组成一个 8K×8 位的存储器，则地址 0BlFH 所在芯片的最小地址是（）

A. 0000H $\qquad$ B. 0600H $\qquad$ C. 0700H $\qquad$ D. 0800H

解析

本题主要考查计算机组成原理中的存储器扩展技术，涉及位扩展（数据总线扩展）和字扩展（地址空间扩展），以及地址解码和地址范围计算。

存储器扩展技术：
- 位扩展（数据总线扩展）：当存储芯片的数据位宽小于目标存储器的数据位宽时，需要将多个芯片并联，使它们共享相同的地址总线，但各自提供部分数据位。本题中，目标存储器为 8 位数据宽度（8K×8 位），而单个芯片为 4 位数据宽度（2K×4 位）。因此，需两个芯片组成一组，通过位扩展提供完整的 8 位数据（一个芯片提供低 4 位，另一个提供高 4 位）。这些芯片响应相同的地址范围，但输出不同的数据位。
- 字扩展（地址空间扩展）：当存储芯片的地址空间小于目标存储器的地址空间时，需要增加芯片组，并使用高位地址选择不同的组。本题中，目标存储器为 8K 地址空间（8192 个单元），单个芯片为 2K 地址空间（2048 个单元）。因此，需 4 个组（8K / 2K = 4），每个组由两个芯片通过位扩展组成。高位地址（A11 和 A12）用于选择组，低位地址（A0-A10）用于片内寻址。
地址解码：
- 在存储器系统中，地址总线的高位用于生成片选信号（Chip Select, CS），选择特定的芯片组；低位地址用于选择组内芯片的具体单元。本题中：
  - 地址总线总宽度：8K 地址空间需 13 位地址（ $2^{13} = 8192$ ）。
  - 片内寻址：每个芯片有 2K 单元，需 11 位地址（A0-A10， $2^{11} = 2048$ ）。
  - 组选择：4 个组需 2 位地址（A11 和 A12）解码，确定当前访问的组。
- 地址解码逻辑：A11 和 A12 作为组选信号，A0-A10 直接连接到所有芯片的地址引脚。
地址范围计算：
- 每个组的地址范围由高位地址（A11 和 A12）决定：
  - 组 0：A12 A11 = 00，地址范围 0000H 到 07FFH（十进制 0 到 2047）。
  - 组 1：A12 A11 = 01，地址范围 0800H 到 0FFFH（十进制 2048 到 4095）。
  - 组 2：A12 A11 = 10，地址范围 1000H 到 17FFH（十进制 4096 到 6143）。
  - 组 3：A12 A11 = 11，地址范围 1800H 到 1FFFH（十进制 6144 到 8191）。
- 关键点：每个组的起始地址（最小地址）是当 A0-A10 全为 0 时的高位地址值。
十六进制地址转换：
- 需将给定地址 0B1FH 转换为二进制，分析高位地址（A11 和 A12）以确定所属组。
- 0B1FH 的转换：
  - 十六进制 0B1FH = 二进制 0000 1011 0001 1111（16 位表示）。
  - 取低 13 位（A12-A0）：A12=0, A11=1, A10=0, A9=1, A8=1, A7=0, A6=0, A5=0, A4=1, A3=1, A2=1, A1=1, A0=1。
  - 因此，A12 A11 = 01。

根据上述知识点，对本题的分析如下：

芯片组织方式：
- 总芯片数：目标存储器容量 8K×8 位 = 64K 位，单个芯片容量 2K×4 位 = 8K 位，需 8 个芯片（64K / 8K = 8）。
- 扩展方式：位扩展 + 字扩展。两个芯片一组（位扩展，提供 8 位数据），共 4 组（字扩展，覆盖 8K 地址）。
- 地址总线：13 位（A0-A12）。A0-A10 用于片内寻址（所有芯片共享）；A11 和 A12 用于组选择（解码出 4 个片选信号）。
给定地址 0B1FH 分析：
- 地址 0B1FH 的二进制：A12=0, A11=1（即 A12 A11 = 01），因此属于组 1（地址范围 0800H 到 0FFFH）。
- “所在芯片的最小地址”：指包含该地址的芯片组的起始地址（即组内所有芯片响应地址范围的最小值）。由于位扩展，组内两个芯片共享相同的地址范围，最小地址均为该组的起始地址。
- 因此，地址 0B1FH 在组 1，组 1 的最小地址为 0800H。

本题答案：D