时序分析类笔试题

本文主要讨论了时序分析中的关键路径、最高工作频率计算、数据输入与时钟的关系,包括建立时间与保持时间的计算,并涉及时钟抖动对电路时序的影响。通过举例说明了透明低拉闸的setup和hold分析,以及不同延时条件下数据输入相对于时钟的建立和保持时间要求。

摘要生成于 C知道 ,由 DeepSeek-R1 满血版支持, 前往体验 >

文章目录


以下题目解析仅为个人理解,如有错误,还请不吝指正!

1

在这里插入图片描述

setup slack ≥ 0
Tperiod-Tsu-(Tco+Tdata)+Tskew ≥ 0
Tperiod-2-(6+2)+0 ≥ 0
Tperiod ≥ 10

故最大频率为100M。

2

在这里插入图片描述
最大频率分析使用最长路径,最长路径为从下方的触发器输出,经过异或门再到达上方触发器输入D的路径。
tint表示互连线上的延时。

setup slack ≥ 0
Tperiod-Tsu-(Tco+Tdata)+Tskew ≥ 0
Tperiod-0.5-(1+4+0.5)+0 ≥ 0
Tperiod-6 ≥ 0
Tperiod ≥ 6

对应工作频率为166.67M,又工作频率的timing margin为10%,故166.67 * 0.9 = 150M。

3

在这里插入图片描述
(a)系统最高工作频率

setup slack ≥ 0
Tperiod-Tsu-(Tco+Tdata)+Tskew ≥ 0
Tperiod-2-(1.8+1.2)+0 ≥ 0
Tperiod-5 
评论 2
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值