基于FPGA的数字钟设计---第三版

欢迎各位朋友关注“郝旭帅电子设计团队”，本篇为各位朋友介绍基于FPGA的数字钟设计—第三版。

功能说明：

1. 在数码管上面显示时分秒（共计六个数码管，前两个显示小时；中间两个显示分钟；最后两个显示秒）。

2. 利用按键可以切换24/12小时制（默认24小时制）。

3. led1的亮灭表示24小时制（亮）还是12小时制（灭）。

4. led2的亮灭表示上午（亮）还是下午（灭），24小时制时，一直灭。

5. 增加调整按键和加减按键。

6. 调整按键不按下时，正常显示时分秒。
   按下第一次，进入调整状态，时间停止，并且小时开始闪烁，通过加减按键可以进行调整。
   按下第二次，分钟开始闪烁，通过加减按键可以进行调整。
   按下第三次，秒开始闪烁，通过加减按键可以进行调整。
   按下第四次，进入正常运行状态。
   后续再按下时，重复以上的过程

使用平台：本次设计应用Altera的平台设计（芯片：EP4CE10F17C8N）。

仿真平台：Modelsim。

作者QQ：746833924

说明：本篇设计中不涉及到IP和原语，代码在其他平台依然可以适用；当其他板卡电路不同时，会导致不同的现象出现，如有需要修改代码请联系作者；如需作者使用的板卡，请联系作者；

设计思想如下：

key_ctrl模块负责将外部的按键信号进行消抖，并且产生对应边沿变化时的脉冲；digital_clock_ctrl模块负责根据脉冲信号和设计逻辑产生对应数字逻辑和led的状态；seven_tube_drive（七段数码管驱动）模块负责将digital_clock_ctrl模块产生的数字逻辑显示到数码管上。

key_ctrl模块设计思想为：按键信号是由外部机械式按键产生，每次按下或者抬起时，会产生一定的抖动。如果直接对其进行边沿检测就会导致多次触发。故而需要设计按键消抖，进而对消抖之后的波形进行边沿检测。消抖原理为：外部按键信号发生改变后，如果能够持续20ms，没有新的改变，就认为此次改变不是抖动，而是真正的按下，然后进行采样即可。

// 记录任意边沿之后没有遇到新的边沿的时间长度是否达到20Ms 

//---------------------------------------------------------------------------------------  

always@(posedgeclk)begin

   if(rst_n ==1'b0)