《开拓者FPGA开发指南》读书笔记——Verilog HDL语法

奋进的小小

于 2020-07-23 21:03:05 发布

阅读量1k

点赞数

CC 4.0 BY-SA版权

分类专栏：读书笔记文章标签： fpga verilog

本文链接：https://blog.csdn.net/qq_39033165/article/details/107523054

本文是《开拓者FPGA开发指南》的读书笔记，主要介绍了Verilog HDL的基础知识，包括逻辑值、标识符、数据类型、运算符、程序框架以及高级知识点，如阻塞/非阻塞赋值、assign和always的区别、latch的危害以及状态机的设计。通过阅读，读者可以深入理解Verilog在数字系统硬件描述中的应用。

摘要生成于 C知道，由 DeepSeek-R1 满血版支持，前往体验 >

6.1 Verilog和C的区别

Verilog	C
硬件描述语言	软件语言
并行执行	串行执行
编译下载到FPGA后会生成电路	编译下载到单片机/CPU后不会生成硬件电路

6.2 Verilog基础知识

6.2.1 Verilog的逻辑值

逻辑`0`	低电平，电路的GND
逻辑`1`	高电平，电路的VCC
逻辑`X`	未知，可能是高电平也可能是低电平
逻辑`Z`	高阻态，外部没有激励信号是一个悬空状态