qq_39585560的博客

原创 后端设计笔记11 EPS功耗分析

flip chip 和wire bond封装不一样亚阈值漏电 隧穿效应 反偏电流⚡️：动态功耗与 VDD2VDD2​ 和 ff 正相关，因此降低电压或频率可显著优化功耗。🔋🌡️：静态功耗随温度升高指数级增长，且与工艺关联紧密（如高阈值器件可抑制漏电）。这里的静态功耗分析和之前的静态功耗不是一个东西输入信号的internal 查找表表示输入变化但是输出不变时的输出变化的放在输出pin查找表里功耗分析两种模式 net base dmain ,考虑地抬效应。

原创 后端设计笔记13 FM

报错以后可以双击错误，便可以定位到错误，或者打开pattern查看。还可以analyse。

原创 后端设计笔记12 ECO

原创 后端项目1 leon3

T周期为8，chip是top的时钟，core是cpu时钟ff，ss电压浮动在0.9 - 1.1之间，最后要满足STA的要求功耗要求，IR DROP， VDD,VSS都要满足，算power按照悲观的情况，第一个说的是signal的，IR drop说的是pg trap的物理验证的rule文件是herculs的，syn还有icv工具，用的最多的还是calibre这个项目PV很难做,考虑使用ICV做，再说ODPO是poly的一些东西chip和block设计用的金属不一样，上面两层一般用来走pg。

原创 后端设计笔记 10 physical verification

只显示有vio的接下来进入第一段实践做 LVSSTD大量没过，一般是power有问题。

原创 后端设计笔记 09 signoff time

注意：多场景下不能使用手动修if {1} {} else {通过以下命令查看所有场景下的noise问题使用下面的方法打开已经保存过的session先将dmsa.tcl中选择代码运行if {1} {} else {运行下面的，随后打开host随后开始修，还是刚才的操作,保存操作eco文件注意：host数一定要设置，不然会报错，必要的话去掉一些场景,去掉后通过以下方法重新设置回来打开ICC，首先去掉其filler, remove_stdcell_filler -stdcell。

原创 后端设计笔记 08 DFM

下面的可以在congestion较多的情况下使用做STA先用STARRC进行抽取spef ，还要读入netlist.v，如果不改规则，那么spef和.v里面net名字不一致，该命令会将设计中不符合Verilog语法规范的命名（如包含冒号、空格等特殊字符）自动转换为合法格式。例如，将层次分隔符替换为，避免后续仿真工具因非法字符报错先保存CEL，删除一些单元后再输出做lvs的.v文件，随后复原→→→pt用的.v不能包含dcap和filler。

原创 后端设计笔记07 ROUTE

routingdirection来报告如果轨迹分配能够减少金属加工中的缓动和跳跃次数,对于轨迹，这通常会改善时序（因为每次跳跃通常需要使用过孔来跳转到更高或更低的金属层）。减少过孔数量通常有利于提高可靠性和良率因为它们的故障率略高于简单、直接的故障率过程中的金属轨道。如果在捕获边沿发生时，网络E上存在逻辑故障，则会锁存一个错误，导致设备功能失效。另一方面，如果输入了错误的值在捕获边缘发生之前再次进行校正，设备将正常工作。1.增大受害网络的驱动单元大小2.减小侵略者网络的驱动单元尺寸。

原创 后端设计笔记05 CTS + POST CTS Optimization

相当于走一层VDD,VSS把clock包起来Local Skew 仅关注同一时钟域中。例如，两个通过组合逻辑连接的前后级寄存器，其时钟信号到达时间的差异即为 Local Skew ，是指同一时钟域内任意两个寄存器之间的最大时钟信号到达时间偏差，无论这些寄存器是否具有逻辑关联关系。

原创 后端设计笔记06 了解std

做出芯片后出问题，需要加减cell，改mask很贵，解决办法：在设计时放置空闲cell，改的时候连接线就可以。布线后，会有孤立的tapless单元，其井不能接触到电源上，FILLER单元将其连接起来。D pin 的setup time， 其查询表在rise_constraint中。查索引意义方法：取查表头，vio_7_7_7_1。positive unate意思。

原创 后端设计笔记 4 place

operating condition不需要变动MODE由FUNC,SCAN，PVT有ML,WC,WCL,LT，RC有CMAX,CMIN一共2*4*2种，只选取典型的场景，例如WCL X CMIN就不用测了所有的cell之间不能有1个的间隔可以对pin很多的标准单元设置dont use属性。

原创 后端设计笔记3 TCL入门

尝试修一下，采用借用方法，后一级 的slack较大，因此将clock后推0.4使用函数得到节点下一段路径的slack随后写一个循环遍历。

原创 后端设计笔记0

1）删除之前定义过的NDR（Non-default Rule）2）为时钟线定义双倍宽度、双倍间距这些类似的NDR在ICC LayoutWindow中的菜单栏上依次选择“Route” → “Routing Setup” → “Define Routing Rule” → “New”来新建一个NDR。

原创 后端设计笔记 2 FLOORPLAN

3.现在鼠标左击并任意选择一个目标（例如一个标准单元），此时被选择的目标变成了白色的实线高亮框，如果你不选择该目标或者换一个目标，这个白色实线高亮框就会消失或者换成你选择的新目标，现在保持这个目标被选择的状态。4.当一个目标被选择的状态时，你现在将鼠标的箭头悬浮另一个不同的目标，左下角位置仍会弹出一个信息提示的窗口，该窗口显示了虚线框目标的信息，即：悬浮另一个目标的信息，而不是步骤3鼠标选择的实线框的目标信息。”的符号，将这个值设置50%，此时高亮的目标就容易识别出来，觉得这个功能还是蛮实用的。

原创 后端设计笔记1 - 逻辑综合

1.为什么要用DCTDCT需要的数据如何使用DCT。

原创 后端设计笔记1

多场景时序分析技术，用于在多种工作条件（如不同电压、温度、工艺角）下验证设计的时序收敛性。