[FPGA]1 MRCC与SRCC学习

原创已于 2022-03-03 10:05:42 修改 · 1.3w 阅读

99 ·

CC 4.0 BY-SA版权

文章标签：

#其他 #程序人生 #fpga开发 #学习

于 2022-03-03 09:59:34 首次发布

FPGA学习笔记专栏收录该内容

2 篇文章

订阅专栏

本文介绍了Xilinx 7系列FPGA中MRCC（Mult-region clock-capable）和SRCC（Single-region clock-capable）时钟引脚的特点及用途。MRCC适用于本时钟区域和相邻区域，而SRCC仅限于本时钟区域。通过这两种引脚可以直接驱动部分时钟区域，选择BUFG/BUFR/BUFIO/BUFH等不同类型的驱动会改变它们的驱动能力。此外，还提到了其他进入全局时钟网络的方法，如PLL输出和BUFG输出等。

摘要生成于 C知道，由 DeepSeek-R1 满血版支持，前往体验 >

MRCC与SRCC

MRCC和SRCC是xilinx的7系列FPGA专用时钟引脚标志，
MRCC： Mult-region clock-capable,MRCC用于本时钟区域和相邻时钟区域。
SRCC：Single-region clock-capable,SRCC可用于本时钟区域。UG472原文介绍如图所示：
UG472

MRCC与SRCC做全局时钟

MRCC和SRCC 都是可以连接到全局时钟的，但是全局时钟的资源有限。如果程序较大都使用全局时钟的话，那时钟资源就不够用。MRCC和SRCC作为时钟输入管脚，可以不借助buffer直接作为时钟使用，驱动部分时钟区域，此时，MRCC和SRCC的驱动范围差异较大，看过UG472就应该会知道。当使用了各类型驱动时，则MRCC或SRCC的驱动能力由驱动类型决定，BUFG/BUFR/BUFIO/BUFH四类驱动可以采用MRCC或SRCC作为输入，BUFMR驱动仅能使用MRCC作为输入。因此当通过原语调用了IBUFG时，两类管脚在使用上无差异。
CLOCK