veidi加载设计的makefile脚本: 告知软件支持SystemVerilog,加载设计的文件列表,设置设计顶层,后台执行 run_verdi: verdi -sv -f tb_top_filelist.f -top tb_top & 跳转到指定行号 在 Source 窗口下,按 g 键。会弹出一个小窗口,输入行号,点击确定即可。