利用FPGA设计FIR滤波器时注意事项

qq_46475176

于 2023-06-13 13:36:56 发布

阅读量165

点赞数

CC 4.0 BY-SA版权

分类专栏：学习资料分享文章标签： fpga开发

版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。

本文链接：https://blog.csdn.net/qq_46475176/article/details/131186454

学习资料分享专栏收录该内容

38 篇文章 ¥9.90 ¥99.00

订阅专栏

超级会员免费看

本文介绍了在FPGA开发中，利用MATLAB导出COE文件设计FIR滤波器时应注意的事项。高采样率可能导致IP核存储限制，影响滤波器阶数，进而影响滤波效果。

摘要生成于 C知道，由 DeepSeek-R1 满血版支持，前往体验 >

在matlab中导出coe文件时，采样率不必过高，这样会使同等储存容量的IP核无法有更高的滤波器阶数，从而不能很好的进行滤波。

评论

被折叠的条评论为什么被折叠?

到【灌水乐园】发言

查看更多评论

添加红包

成就一亿技术人!

hope_wisdom

发出的红包

打赏作者

qq_46475176 你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20

扫码支付：¥1

获取中

扫码支付

您的余额不足，请更换扫码支付或充值

实付元

使用余额支付

点击重新获取

扫码支付

钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。